{"id":4587,"date":"2025-12-25T09:18:40","date_gmt":"2025-12-25T09:18:40","guid":{"rendered":"https:\/\/flj-pcb.com\/?p=4587"},"modified":"2025-12-25T09:18:45","modified_gmt":"2025-12-25T09:18:45","slug":"complete-pcb-design-workflow-from-schematic-to-gerber-files","status":"publish","type":"post","link":"https:\/\/flj-pcb.com\/cs\/complete-pcb-design-workflow-from-schematic-to-gerber-files\/","title":{"rendered":"Kompletn\u00ed pracovn\u00ed postup n\u00e1vrhu PCB: Od sch\u00e9matu po soubory Gerber"},"content":{"rendered":"

Krok 1 - V\u00fdb\u011br spr\u00e1vn\u00e9ho n\u00e1stroje EDA<\/h2>\n\n\n\n

N\u00e1stroje EDA, o kter\u00fdch v\u00edm, \u017ee je pou\u017e\u00edv\u00e1 mnoho lid\u00ed, jsou Altium Designer, Mentor PADS a Cadence (OrCAD a Allegro). Pou\u017e\u00edval jsem tak\u00e9 EAGLE, Protel a Lichuang EDA. Za\u010d\u00e1te\u010dn\u00edk\u016fm doporu\u010duji Altium Designer. Pro ty, kte\u0159\u00ed se mohou st\u00e1t profesion\u00e1ly, doporu\u010duji Cadence.
D\u016fle\u017eitou sou\u010d\u00e1st\u00ed v\u00fduky n\u00e1vrhu desek plo\u0161n\u00fdch spoj\u016f je nau\u010dit se software EDA. Jakmile se sezn\u00e1m\u00edte se softwarem, zam\u011b\u0159\u00edte se na n\u00e1vrh obvod\u016f a v\u00fdrobn\u00ed procesy. Pozd\u011bji se m\u016f\u017eete u\u010dit protokoly, firmware, vysokorychlostn\u00ed sign\u00e1ly nebo EMC. Pak je n\u00e1stroj EDA pouze n\u00e1strojem, nikoli hlavn\u00edm c\u00edlem.<\/p>\n\n\n\n

Krok 2 - Dokon\u010den\u00ed sch\u00e9matu obvodu<\/h2>\n\n\n\n

Nap\u0159\u00edklad sch\u00e9ma zapojen\u00ed sv\u00edtilny m\u016f\u017ee vypadat jednodu\u0161e: dva dr\u017e\u00e1ky mincovn\u00edch \u010dl\u00e1nk\u016f, jeden sp\u00edna\u010d, jeden rezistor omezuj\u00edc\u00ed proud a jedna LED dioda. To tvo\u0159\u00ed velmi jednoduch\u00e9 sch\u00e9ma.
Pro slo\u017eit\u011bj\u0161\u00ed funkci, jako je nap\u0159\u00edklad demonstra\u010dn\u00ed deska pro \u010dip SPI Ethernet KSZ8851SNL, m\u016f\u017ee sch\u00e9ma vy\u017eadovat des\u00edtky nebo stovky sou\u010d\u00e1stek a stovky s\u00edt\u00ed. Jak takov\u00e9 sch\u00e9ma nakreslit, je velk\u00e9 t\u00e9ma. Tento \u010dl\u00e1nek uv\u00e1d\u00ed pouze p\u0159ehled pr\u016fb\u011bhu n\u00e1vrhu desky plo\u0161n\u00fdch spoj\u016f.<\/p>\n\n\n\n

\"KSZ8851SNL\"<\/figure>\n\n\n\n

Krok 3 - Nakreslete otisky (bal\u00ed\u010dky komponent)<\/h2>\n\n\n\n

P\u0159ed vlo\u017een\u00edm sou\u010d\u00e1stek do sch\u00e9matu nakreslete otisk ka\u017ed\u00e9 sou\u010d\u00e1stky. Po nakreslen\u00ed otisk\u016f um\u00edst\u00edte sou\u010d\u00e1stky do sch\u00e9matu jednu po druh\u00e9. D\u016fvod, pro\u010d nejprve vytv\u00e1\u0159\u00edme footprinty, je ten, \u017ee kdy\u017e stejnou sou\u010d\u00e1st pou\u017eijeme v\u00edcekr\u00e1t, nemus\u00edme ji poka\u017ed\u00e9 p\u0159ekreslovat. Pouze znovu pou\u017eijeme ulo\u017een\u00fd footprint. T\u00edm si u\u0161et\u0159\u00edme spoustu opakovan\u00e9 pr\u00e1ce. Kdyby byly v\u0161echny footprinty sd\u00edlen\u00e9, konstrukt\u00e9\u0159i by tento krok vynechali.<\/p>\n\n\n\n

V p\u0159\u00edkladu se sv\u00edtilnou jsme pou\u017eili \u010dty\u0159i typy d\u00edl\u016f. Ka\u017ed\u00e1 sou\u010d\u00e1st m\u00e1 ve sch\u00e9matu sv\u016fj symbol. Ke ka\u017ed\u00e9mu symbolu p\u0159id\u00e1me v\u00fdvody a n\u00e1zvy. T\u00edm je symbol sou\u010d\u00e1sti ve sch\u00e9matu dokon\u010den a propojen s jej\u00edm otiskem. Pro b\u011b\u017en\u00e9 sou\u010d\u00e1stky, jako jsou rezistory, kondenz\u00e1tory nebo induktory, poskytuje v\u011bt\u0161ina n\u00e1stroj\u016f EDA p\u0159\u00edklady symbol\u016f a footprint\u016f. M\u016f\u017eete je p\u0159evz\u00edt z knihovny dodavatele a ulo\u017eit do vlastn\u00ed knihovny.<\/p>\n\n\n\n

U vz\u00e1cn\u00fdch sou\u010d\u00e1stek, jako jsou speci\u00e1ln\u00ed integrovan\u00e9 obvody nebo konektory, je \u010dasto nutn\u00e9 otisk nakreslit ru\u010dn\u011b pomoc\u00ed datov\u00e9ho listu \u010dipu. Pracoval jsem nap\u0159\u00edklad s \u010dipem Mechatrolink spole\u010dnosti Yaskawa. Tento \u010dip poch\u00e1z\u00ed pouze od spole\u010dnosti Yaskawa a ta poskytuje pouze datasheet, nikoli footprinty pro ka\u017ed\u00fd n\u00e1stroj EDA. Jeho 100 pin\u016f jsem musel um\u00edstit jeden po druh\u00e9m a p\u0159i\u0159adit jim n\u00e1zvy a \u010d\u00edsla.<\/p>\n\n\n\n

U velk\u00fdch \u010dip\u016f, jako je nap\u0159\u00edklad ZYNQ XC7Z010-1CLG400I BGA se 400 v\u00fdvody, je to velk\u00e1 pr\u00e1ce. Museli byste um\u00edstit 400 pin\u016f, p\u0159idat \u010d\u00edsla a n\u00e1zvy. U velk\u00fdch \u010dip\u016f v\u00fdrobce obvykle poskytuje ke sta\u017een\u00ed soubory s v\u00fdvody. Nap\u0159\u00edklad spole\u010dnost Xilinx poskytuje soubory v\u00fdvod\u016f Zynq-7000, kter\u00e9 m\u016f\u017eete importovat a vytvo\u0159it tak schematick\u00e9 symboly a otisky, ani\u017e byste museli ru\u010dn\u011b zad\u00e1vat 400 v\u00fdvod\u016f:
https:\/\/www.xilinx.com\/support\/package-pinout-files\/zynq7000-pkgs.html<\/a><\/p>\n\n\n\n

U mnoha b\u011b\u017en\u00fdch \u010dip\u016f m\u016f\u017eete otisky naj\u00edt tak\u00e9 na internetu. Pod\u00edvejte se na mou odpov\u011b\u010f o tom, jak hledat a stahovat sch\u00e9mata \u010dip\u016f a otisky desek plo\u0161n\u00fdch spoj\u016f.<\/p>\n\n\n\n

Krok 4 - Vytvo\u0159en\u00ed projektu, str\u00e1nek a \u010d\u00e1st\u00ed um\u00edst\u011bn\u00ed<\/h2>\n\n\n\n

Po vytvo\u0159en\u00ed nebo importu otisk\u016f a symbol\u016f vytvo\u0159te projekt a str\u00e1nky. Um\u00edst\u011bte v\u0161echny sou\u010d\u00e1sti do projektu DPS.<\/p>\n\n\n\n

Krok 5 - Zapojen\u00ed sch\u00e9matu (p\u0159ipojen\u00ed d\u00edl\u016f)<\/h2>\n\n\n\n

Zapojte jednotliv\u00e9 v\u00fdvody podle s\u00ed\u0165ov\u00e9ho seznamu. T\u00edm se vytvo\u0159\u00ed logick\u00e1 spojen\u00ed mezi sou\u010d\u00e1stmi.<\/p>\n\n\n\n

Krok 6 - Export \/ import netlistu<\/h2>\n\n\n\n

Na sch\u00e9matu jsou uvedeny v\u0161echny v\u00fdvody a jejich zapojen\u00ed. Po dokon\u010den\u00ed sch\u00e9matu za\u010dn\u011bte s rozvr\u017een\u00edm desky plo\u0161n\u00fdch spoj\u016f. U PADS a Cadence mohou b\u00fdt n\u00e1stroje pro sch\u00e9ma a PCB odd\u011blen\u00e9. Je t\u0159eba exportovat netlist z n\u00e1stroje pro sch\u00e9ma a importovat jej do n\u00e1stroje pro PCB. Altium integruje sch\u00e9ma a PCB, tak\u017ee m\u016f\u017eete p\u0159en\u00e9st netlist jedn\u00edm kliknut\u00edm. Form\u00e1ty netlist\u016f jsou b\u011b\u017en\u011b sd\u00edlen\u00e9, tak\u017ee mnoho n\u00e1stroj\u016f m\u016f\u017ee exportovat a importovat mezi sebou. OrCAD a Allegro byly kdysi samostatn\u00e9 n\u00e1stroje a pozd\u011bji se slou\u010dily pod Cadence.<\/p>\n\n\n\n

Krok 7 - Nakreslete otisky plo\u0161n\u00fdch spoj\u016f<\/h2>\n\n\n\n

Stejn\u011b jako sch\u00e9matick\u00e9 symboly pot\u0159ebuje ka\u017ed\u00e1 sou\u010d\u00e1stka otisk na desce plo\u0161n\u00fdch spoj\u016f. Otisk plo\u0161n\u00e9ho spoje je soubor podlo\u017eek, silkscreenu a prostoru, kter\u00fd sou\u010d\u00e1stka zab\u00edr\u00e1 na desce. Z obr\u00e1zku \u010dipu a jeho mechanick\u00e9ho v\u00fdkresu v\u00edte, jak nakreslit footprint. Podlo\u017eky jsou obvykle o n\u011bco v\u011bt\u0161\u00ed ne\u017e v\u00fdvody. Otvory pro p\u00e1jec\u00ed masku jsou v\u011bt\u0161\u00ed ne\u017e podlo\u017eky. Vrstva \u0161ablony odpov\u00edd\u00e1 rozm\u011br\u016fm podlo\u017eek. U sou\u010d\u00e1stek s pr\u016fchoz\u00edmi otvory m\u016f\u017eete tak\u00e9 pot\u0159ebovat udr\u017eovac\u00ed nebo negativn\u00ed vrstvu pro vnit\u0159n\u00ed vrstvy.<\/p>\n\n\n\n

Na s\u00edtotisku je obvykle vid\u011bt obrys d\u00edlu a zna\u010dka pin-1. U b\u011b\u017en\u00fdch patic, jako je SO14, m\u016f\u017eete kop\u00edrovat z existuj\u00edc\u00ed knihovny.<\/p>\n\n\n\n

\"\"<\/figure>\n\n\n\n

Pokud se jedn\u00e1 o neobvyklou sou\u010d\u00e1st, pou\u017eijte k nakreslen\u00ed jej\u00edho p\u016fdorysu datov\u00fd list.<\/p>\n\n\n\n

Krok 8 - Nastaven\u00ed z\u00e1kladn\u00edch parametr\u016f PCB<\/h2>\n\n\n\n

Po importu netlistu nastavte z\u00e1kladn\u00ed parametry desky: tlou\u0161\u0165ku desky, po\u010det vrstev a z\u00e1sobn\u00edk vrstev. Tyto t\u0159i polo\u017eky jsou z\u00e1kladn\u00ed, ale ve v\u00fdstupn\u00edch souborech se obvykle zobrazuje pouze po\u010det vrstev. Z\u00e1sobn\u00edk vrstev a tlou\u0161\u0165ka desky jsou obvykle v\u00fdrobci sd\u011blov\u00e1ny textov\u011b. Z\u00e1le\u017e\u00ed na n\u00e1vrhu stacku: kter\u00e9 vrstvy nesou sign\u00e1ly, kter\u00e9 jsou roviny a kter\u00e9 kombinuj\u00ed roviny a stopy. U \u010dty\u0159vrstv\u00e9 desky jsou vrstvy 2 a 3 \u010dasto GND a VCC, p\u0159i\u010dem\u017e horn\u00ed a spodn\u00ed slou\u017e\u00ed pro veden\u00ed. U \u0161estivrstv\u00e9 desky m\u016f\u017eete um\u00edstit GND na 2 a 5 a VCC na 3 nebo 4. U v\u00edce ne\u017e 8 vrstev jsou mo\u017enosti volby flexibiln\u00ed.<\/p>\n\n\n\n

Krok 9 - Nakreslete obrys desky<\/h2>\n\n\n\n

Definujte tvar desky a oblasti, kde se nesm\u00ed pou\u017e\u00edvat.<\/p>\n\n\n\n

Krok 10 - Um\u00edst\u011bn\u00ed d\u00edl\u016f na desku plo\u0161n\u00fdch spoj\u016f<\/h2>\n\n\n\n

Jakmile jsou otisky p\u0159ipraveny, um\u00edst\u011bte d\u00edly. Pokud je jeden otisk nejist\u00fd, proto\u017ee je\u0161t\u011b nem\u00e1te d\u00edl, um\u00edst\u011bte nejprve ostatn\u00ed d\u00edly a vra\u0165te se k nim pozd\u011bji.<\/p>\n\n\n\n

Krok 11 - Nastaven\u00ed pr\u016fchodek, \u0161\u00ed\u0159ky stopy a v\u00fdchoz\u00edch vzd\u00e1lenost\u00ed<\/h2>\n\n\n\n

Nastaven\u00ed v\u00fdchoz\u00edch velikost\u00ed, \u0161\u00ed\u0159ky stopy a rozestup\u016f. Tyto v\u00fdchoz\u00ed hodnoty se pou\u017eij\u00ed p\u0159i sm\u011brov\u00e1n\u00ed. Pro speci\u00e1ln\u00ed s\u00edt\u011b nebo v\u00fdkonov\u00e9 s\u00edt\u011b je do\u010dasn\u011b upravte.<\/p>\n\n\n\n

Krok 12 - Nastaven\u00ed pokro\u010dil\u00fdch pravidel<\/h2>\n\n\n\n

Pokud existuj\u00ed vysokorychlostn\u00ed sign\u00e1ly, nastavte pravidla pro omezen\u00ed sm\u011brov\u00e1n\u00ed. Pokro\u010dil\u00e1 pravidla zahrnuj\u00ed \u0161\u00ed\u0159ku\/rozte\u010d diferenci\u00e1ln\u00edch p\u00e1r\u016f, omezen\u00ed shody d\u00e9lky, z\u00fa\u017een\u00ed podlo\u017eek a minim\u00e1ln\u00ed v\u016fle. Nap\u0159\u00edklad sign\u00e1ly DDR3 vy\u017eaduj\u00ed shodn\u00e9 d\u00e9lky: adresov\u00e9, hodinov\u00e9 a p\u0159\u00edkazov\u00e9 linky mus\u00ed m\u00edt stejnou d\u00e9lku; datov\u00e9 linky a DQS pot\u0159ebuj\u00ed vlastn\u00ed shodu. \u0160patn\u00e1 kontrola d\u00e9lky m\u016f\u017ee naru\u0161it \u010dasov\u00e1n\u00ed DDR a vynutit si ni\u017e\u0161\u00ed rychlost. Dal\u0161\u00ed podrobnosti naleznete v t\u011bchto zdroj\u00edch o DDR:<\/p>\n\n\n\n