{"id":4587,"date":"2025-12-25T09:18:40","date_gmt":"2025-12-25T09:18:40","guid":{"rendered":"https:\/\/flj-pcb.com\/?p=4587"},"modified":"2025-12-25T09:18:45","modified_gmt":"2025-12-25T09:18:45","slug":"complete-pcb-design-workflow-from-schematic-to-gerber-files","status":"publish","type":"post","link":"https:\/\/flj-pcb.com\/da\/complete-pcb-design-workflow-from-schematic-to-gerber-files\/","title":{"rendered":"Komplet PCB-designworkflow: Fra skema til Gerber-filer"},"content":{"rendered":"

Trin 1 - V\u00e6lg det rigtige EDA-v\u00e6rkt\u00f8j<\/h2>\n\n\n\n

De EDA-v\u00e6rkt\u00f8jer, jeg ved, at mange bruger, er Altium Designer, Mentor PADS og Cadence (OrCAD og Allegro). Jeg har ogs\u00e5 brugt EAGLE, Protel og Lichuang EDA. Til begyndere anbefaler jeg Altium Designer. Til dem, der m\u00e5ske bliver professionelle, anbefaler jeg Cadence.
En stor del af det at l\u00e6re PCB-design er at l\u00e6re EDA-softwaren. N\u00e5r man har l\u00e6rt softwaren at kende, skifter fokus til kredsl\u00f8bsdesign og fremstillingsprocesser. Senere l\u00e6rer man m\u00e5ske protokoller, firmware, h\u00f8jhastighedssignaler eller EMC. S\u00e5 er EDA-v\u00e6rkt\u00f8jet bare et v\u00e6rkt\u00f8j, ikke hovedm\u00e5let.<\/p>\n\n\n\n

Trin 2 - F\u00e6rdigg\u00f8r kredsl\u00f8bsskemaet<\/h2>\n\n\n\n

For eksempel kan et lommelygtekredsl\u00f8b se simpelt ud: to m\u00f8ntcelleholdere, en kontakt, en str\u00f8mbegr\u00e6nsende modstand og en LED. Dette udg\u00f8r et meget simpelt skema.
For en mere kompleks funktion, som f.eks. et demo-kort til SPI Ethernet-chippen KSZ8851SNL, kan skemaet have brug for snesevis eller hundredvis af dele og hundredvis af net. Hvordan man tegner s\u00e5dan et skema, er et stort emne. Denne artikel giver kun et overblik over PCB-designflowet.<\/p>\n\n\n\n

\"KSZ8851SNL\"<\/figure>\n\n\n\n

Trin 3 - Tegn fodaftryk (komponentpakker)<\/h2>\n\n\n\n

F\u00f8r du s\u00e6tter dele ind i skemaet, tegner du hver dels fodaftryk. N\u00e5r du har tegnet fodaftryk, placerer du delene i skemaet en efter en. Grunden til, at vi laver fodaftryk f\u00f8rst, er, at n\u00e5r den samme del bruges mange gange, beh\u00f8ver vi ikke tegne den igen hver gang. Vi genbruger bare det gemte footprint. Det sparer en masse gentaget arbejde. Hvis alle footprints blev delt, ville designerne springe dette trin over.<\/p>\n\n\n\n

I eksemplet med lommelygten brugte vi fire typer af dele. Hver del har et symbol i skemaet. For hvert symbol tilf\u00f8jer vi pins og navne. Dette afslutter delens skematiske symbol og linker til dens footprint. For almindelige dele som modstande, kondensatorer eller induktorer har de fleste EDA-v\u00e6rkt\u00f8jer eksempler p\u00e5 symboler og footprints. Du kan tage dem fra leverand\u00f8rens bibliotek og gemme dem i dit eget bibliotek.<\/p>\n\n\n\n

For sj\u00e6ldne dele som s\u00e6rlige IC'er eller stik skal du ofte tegne fodaftrykket i h\u00e5nden ved hj\u00e6lp af chippens datablad. For eksempel arbejdede jeg med Yaskawas Mechatrolink-protokolchip. Chippen kommer kun fra Yaskawa, og de leverer kun et datablad, ikke footprints til alle EDA-v\u00e6rkt\u00f8jer. Jeg var n\u00f8dt til at placere dens 100 pins en efter en og tildele dem navne og numre.<\/p>\n\n\n\n

For store chips, som en ZYNQ XC7Z010-1CLG400I BGA med 400 pins, er opgaven stor. Du skal placere 400 pins, tilf\u00f8je numre og navne. For store leverand\u00f8rchips leverer producenterne normalt pinout-filer, der kan downloades. For eksempel leverer Xilinx Zynq-7000 pinout-filer, som du kan importere for at skabe skematiske symboler og footprints uden at skulle skrive 400 pins i h\u00e5nden:
https:\/\/www.xilinx.com\/support\/package-pinout-files\/zynq7000-pkgs.html<\/a><\/p>\n\n\n\n

For mange almindelige chips kan du ogs\u00e5 finde fodaftryk online. Se mit svar om, hvordan du s\u00f8ger og downloader chipskemaer og PCB-fodaftryk.<\/p>\n\n\n\n

Trin 4 - Opret projektet, siderne og steddelene<\/h2>\n\n\n\n

N\u00e5r du har lavet eller importeret footprints og symboler, skal du oprette projektet og siderne. Placer alle dele i PCB-projektet.<\/p>\n\n\n\n

Trin 5 - S\u00e6t ledninger i skemaet (forbind dele)<\/h2>\n\n\n\n

Forbind hver pin i henhold til netlisten. Dette skaber de logiske forbindelser mellem delene.<\/p>\n\n\n\n

Trin 6 - Eksport\/import af netliste<\/h2>\n\n\n\n

Skemaet viser alle ben og deres forbindelser. N\u00e5r skemaet er f\u00e6rdigt, starter du PCB-layoutet. For PADS og Cadence kan skema- og PCB-v\u00e6rkt\u00f8jerne v\u00e6re separate. Du skal eksportere netlisten fra skemav\u00e6rkt\u00f8jet og importere den til PCB-v\u00e6rkt\u00f8jet. Altium integrerer skema og PCB, s\u00e5 du kan overf\u00f8re netlisten med et enkelt klik. Netlisteformater deles ofte, s\u00e5 mange v\u00e6rkt\u00f8jer kan eksportere og importere mellem hinanden. OrCAD og Allegro var engang separate v\u00e6rkt\u00f8jer og blev senere fusioneret under Cadence.<\/p>\n\n\n\n

Trin 7 - Tegn PCB-fodaftryk<\/h2>\n\n\n\n

Ligesom skematiske symboler har hver del brug for et PCB-fodaftryk. Et PCB-fodaftryk er et s\u00e6t puder, silketryk og den plads, som delen optager p\u00e5 printet. Ud fra chipbilledet og den mekaniske tegning ved du, hvordan du skal tegne fodaftrykket. Pads er normalt lidt st\u00f8rre end pins. Loddemaskens \u00e5bninger er st\u00f8rre end puderne. Stencil-laget matcher pad-st\u00f8rrelserne. For dele med gennemg\u00e5ende huller kan du ogs\u00e5 have brug for et keep-out eller negativt lag til de indre lag.<\/p>\n\n\n\n

Silketryk viser normalt omridset af delen og pin-1-m\u00e6rket. For almindelige footprints som SO14 kan du kopiere fra et eksisterende bibliotek.<\/p>\n\n\n\n

\"\"<\/figure>\n\n\n\n

Hvis en del er us\u00e6dvanlig, skal du bruge databladet til at tegne fodaftrykket.<\/p>\n\n\n\n

Trin 8 - Indstil grundl\u00e6ggende PCB-parametre<\/h2>\n\n\n\n

Efter import af netlisten skal du indstille kortets grundl\u00e6ggende elementer: kortets tykkelse, antal lag og lagstabel. Disse tre er grundl\u00e6ggende, men kun lagantal vises typisk i outputfiler. Lagstabel og pladetykkelse kommunikeres normalt i tekst til producenten. Stackup-designet er vigtigt: Hvilke lag b\u00e6rer signaler, hvilke er planer, og hvilke kombinerer plan og spor. P\u00e5 en 4-lags printplade er lag 2 og 3 ofte GND og VCC, mens top og bund er til routing. P\u00e5 et 6-lags kort kan man s\u00e6tte GND p\u00e5 2 og 5 og VCC p\u00e5 3 eller 4. For 8+ lag er valgene fleksible.<\/p>\n\n\n\n

Trin 9 - Tegn omridset af tavlen<\/h2>\n\n\n\n

Definer br\u00e6ttets form og omr\u00e5der, der skal holdes ude.<\/p>\n\n\n\n

Trin 10 - Placer delene p\u00e5 printkortet<\/h2>\n\n\n\n

Placer delene, n\u00e5r fodaftrykkene er klar. Hvis et fodaftryk er usikkert, fordi du ikke har delen endnu, skal du placere andre dele f\u00f8rst og komme tilbage senere.<\/p>\n\n\n\n

Trin 11 - Indstil vias, sporbredde og afstandsstandarder<\/h2>\n\n\n\n

Indstil standard via-st\u00f8rrelser, sporbredde og -afstand. Disse standardv\u00e6rdier g\u00e6lder under routing. For specielle net eller str\u00f8mnet skal du justere midlertidigt.<\/p>\n\n\n\n

Trin 12 - Indstil avancerede regler<\/h2>\n\n\n\n

Hvis der findes h\u00f8jhastighedssignaler, skal du indstille regler for routingbegr\u00e6nsninger. Avancerede regler omfatter bredde\/afstand mellem differentielle par, gr\u00e6nser for l\u00e6ngdematch, indsn\u00e6vring af puder og minimumsafstande. For eksempel kr\u00e6ver DDR3-signaler matchende l\u00e6ngder: adresse-, clock- og kommandolinjer skal v\u00e6re lige lange; datalinjer og DQS skal have deres egen matchning. D\u00e5rlig l\u00e6ngdekontrol kan \u00f8del\u00e6gge DDR-timing og fremtvinge lavere hastighed. Se disse DDR-ressourcer for flere detaljer:<\/p>\n\n\n\n