F\u00fcr eine komplexere Funktion, wie z.B. ein Demo-Board f\u00fcr den SPI-Ethernet-Chip KSZ8851SNL, kann der Schaltplan Dutzende oder Hunderte von Bauteilen und Hunderte von Netzen erfordern. Wie man einen solchen Schaltplan zeichnet, ist ein gro\u00dfes Thema. Dieser Artikel gibt nur einen \u00dcberblick \u00fcber den Ablauf des PCB-Designs.<\/p>\n\n\n\n
![\"KSZ8851SNL\"](\"https:\/\/flj-pcb.com\/wp-content\/uploads\/2025\/12\/KSZ8851SNL.webp\")
<\/figure>\n\n\n\nSchritt 3 - Zeichnen von Fu\u00dfabdr\u00fccken (Komponentenpakete)<\/h2>\n\n\n\n
Bevor Sie Teile in den Schaltplan einf\u00fcgen, zeichnen Sie den Footprint f\u00fcr jedes Teil. Nach dem Zeichnen der Footprints setzen Sie die Teile nacheinander in den Schaltplan ein. Der Grund daf\u00fcr, dass wir zuerst Footprints zeichnen, ist, dass wir dasselbe Teil nicht jedes Mal neu zeichnen m\u00fcssen, wenn es mehrmals verwendet wird. Wir verwenden einfach den gespeicherten Footprint wieder. Das spart eine Menge an wiederholter Arbeit. W\u00fcrden alle Footprints gemeinsam genutzt, k\u00f6nnten die Designer diesen Schritt \u00fcberspringen.<\/p>\n\n\n\n
Im Beispiel der Taschenlampe haben wir vier Arten von Teilen verwendet. Jedes Teil hat ein Symbol im Schaltplan. F\u00fcr jedes Symbol f\u00fcgen wir Pins und Namen hinzu. Damit ist das Schaltplansymbol eines Teils fertiggestellt und mit seinem Footprint verkn\u00fcpft. F\u00fcr g\u00e4ngige Bauteile wie Widerst\u00e4nde, Kondensatoren oder Induktivit\u00e4ten bieten die meisten EDA-Tools Beispielsymbole und Footprints. Sie k\u00f6nnen diese aus der Bibliothek des Herstellers \u00fcbernehmen und in Ihrer eigenen Bibliothek speichern.<\/p>\n\n\n\n
Bei seltenen Bauteilen wie speziellen ICs oder Steckverbindern m\u00fcssen Sie den Footprint oft von Hand anhand des Datenblattes des Chips zeichnen. Ich habe zum Beispiel mit dem Mechatrolink-Protokollchip von Yaskawa gearbeitet. Der Chip ist nur von Yaskawa erh\u00e4ltlich und es gibt nur ein Datenblatt, aber keine Footprints f\u00fcr jedes EDA-Tool. Ich musste seine 100 Pins einzeln platzieren und ihnen Namen und Nummern zuweisen.<\/p>\n\n\n\n
Bei gro\u00dfen Chips, wie einem ZYNQ XC7Z010-1CLG400I BGA mit 400 Pins, ist die Aufgabe sehr umfangreich. Sie m\u00fcssten 400 Pins platzieren, Nummern und Namen hinzuf\u00fcgen. F\u00fcr gro\u00dfe Herstellerchips bieten die Hersteller normalerweise Pinout-Dateien zum Herunterladen an. Xilinx bietet zum Beispiel Zynq-7000-Pinout-Dateien an, die Sie importieren k\u00f6nnen, um Schaltplansymbole und Footprints zu erstellen, ohne 400 Pins von Hand eingeben zu m\u00fcssen: F\u00fcr viele g\u00e4ngige Chips k\u00f6nnen Sie auch Footprints online finden. Siehe meine Antwort zum Suchen und Herunterladen von Chip-Schaltpl\u00e4nen und PCB-Footprints.<\/p>\n\n\n\n Nachdem Sie Footprints und Symbole erstellt oder importiert haben, erstellen Sie das Projekt und die Seiten. Platzieren Sie alle Teile im PCB-Projekt.<\/p>\n\n\n\n Verdrahten Sie jeden Pin entsprechend der Netzliste. Dadurch werden die logischen Verbindungen zwischen den Teilen hergestellt.<\/p>\n\n\n\n Im Schaltplan sind alle Pins und ihre Anschl\u00fcsse aufgef\u00fchrt. Nachdem der Schaltplan fertig ist, starten Sie das PCB-Layout. Bei PADS und Cadence k\u00f6nnen die Schaltplan- und PCB-Werkzeuge getrennt sein. Sie m\u00fcssen die Netzliste aus dem Schaltplanwerkzeug exportieren und sie in das PCB-Werkzeug importieren. Altium integriert Schaltplan und PCB, so dass Sie die Netzliste mit einem Klick \u00fcbertragen k\u00f6nnen. Netzlistenformate werden h\u00e4ufig gemeinsam genutzt, so dass viele Tools untereinander exportieren und importieren k\u00f6nnen. OrCAD und Allegro waren fr\u00fcher getrennte Tools und wurden sp\u00e4ter unter Cadence zusammengef\u00fchrt.<\/p>\n\n\n\n Wie die Schaltplansymbole ben\u00f6tigt auch jedes Teil einen PCB-Footprint. Ein PCB-Footprint ist die Gesamtheit der Pads, des Silkscreens und des Platzes, den das Bauteil auf der Platine einnimmt. Anhand der Abbildung des Chips und seiner mechanischen Zeichnung wissen Sie, wie Sie den Footprint zeichnen m\u00fcssen. Die Pads sind in der Regel etwas gr\u00f6\u00dfer als die Pins. Die \u00d6ffnungen der L\u00f6tstoppmaske sind gr\u00f6\u00dfer als die Pads. Die Schablonenlage entspricht der Gr\u00f6\u00dfe der Pads. Bei durchkontaktierten Bauteilen ben\u00f6tigen Sie m\u00f6glicherweise auch eine Sperr- oder Negativschicht f\u00fcr die Innenlagen.<\/p>\n\n\n\n Silkscreen zeigt in der Regel den Umriss des Teils und die Pin-1-Markierung. F\u00fcr g\u00e4ngige Footprints wie SO14 k\u00f6nnen Sie aus einer vorhandenen Bibliothek kopieren.<\/p>\n\n\n\n Wenn ein Teil ungew\u00f6hnlich ist, verwenden Sie das Datenblatt, um den Fu\u00dfabdruck zu zeichnen.<\/p>\n\n\n\n Legen Sie nach dem Netzlistenimport die Leiterplattengrundlagen fest: Leiterplattendicke, Lagenzahl und Lagenstapel. Diese drei sind grundlegend, aber nur die Lagenzahl wird normalerweise in den Ausgabedateien angezeigt. Lagenstapel und Plattendicke werden in der Regel in Textform an den Hersteller \u00fcbermittelt. Der Lagenaufbau ist von Bedeutung: welche Lagen tragen Signale, welche sind Ebenen, und welche kombinieren Ebene und Leiterbahnen. Bei einer 4-Lagen-Platine sind die Lagen 2 und 3 oft GND und VCC, w\u00e4hrend die obere und untere Lage f\u00fcr das Routing vorgesehen sind. Bei einer 6-Lagen-Platine k\u00f6nnen Sie GND auf 2 und 5 und VCC auf 3 oder 4 legen. Bei 8+ Lagen ist die Auswahl flexibel.<\/p>\n\n\n\n Legen Sie die Form der Tafel und die Sperrfl\u00e4chen fest.<\/p>\n\n\n\n Platzieren Sie die Teile, sobald die Fu\u00dfabdr\u00fccke fertig sind. Wenn ein Fu\u00dfabdruck unsicher ist, weil Sie das Teil noch nicht haben, platzieren Sie zuerst andere Teile und kommen Sie sp\u00e4ter wieder.<\/p>\n\n\n\n Legen Sie die Standardgr\u00f6\u00dfen f\u00fcr Durchkontaktierungen, Leiterbahnbreiten und Abst\u00e4nde fest. Diese Standardwerte gelten f\u00fcr das Routing. F\u00fcr spezielle Netze oder Leistungsnetze m\u00fcssen Sie sie vor\u00fcbergehend anpassen.<\/p>\n\n\n\n Wenn Hochgeschwindigkeitssignale vorhanden sind, legen Sie Regeln f\u00fcr Routing-Beschr\u00e4nkungen fest. Zu den fortgeschrittenen Regeln geh\u00f6ren Breite\/Abstand der differentiellen Paare, Grenzwerte f\u00fcr die L\u00e4ngenanpassung, Einschn\u00fcrung von Pads und Mindestabst\u00e4nde. DDR3-Signale erfordern zum Beispiel angepasste L\u00e4ngen: Adress-, Takt- und Befehlsleitungen m\u00fcssen gleich lang sein; Datenleitungen und DQS ben\u00f6tigen ihre eigene Anpassung. Eine schlechte L\u00e4ngenkontrolle kann das DDR-Timing st\u00f6ren und eine niedrigere Geschwindigkeit erzwingen. Weitere Einzelheiten finden Sie in diesen DDR-Ressourcen:<\/p>\n\n\n\n Bei einigen Regeln ist m\u00f6glicherweise zun\u00e4chst ein Routing erforderlich, dann m\u00fcssen die Regeln ge\u00e4ndert und \u00fcberarbeitet werden, um den Regeln zu entsprechen.<\/p>\n\n\n\n Das Routing verbindet schematische Netze mit Kupferbahnen. Die meiste Zeit beim PCB-Design wird mit dem Routing verbracht. Es gibt zwar automatische Entflechtungswerkzeuge, aber bei komplexen Leiterplatten m\u00fcssen die Ergebnisse oft stark bereinigt werden. Einige Experten k\u00f6nnen Regeln aufstellen, um das automatische Routing gut zu nutzen. F\u00fcr Hochstromnetze k\u00f6nnen Sie breite Leiterbahnen oder Kupferpads verwenden. Verwenden Sie flache Zonen, die mit Pads verbunden sind, als Blocknetz.<\/p>\n\n\n\n Beim Fr\u00e4sen ist Vorsicht geboten: Leiterbahnbreite, Abst\u00e4nde, Winkel und Richtungen. Auf Tipps zum Fr\u00e4sen werde ich sp\u00e4ter eingehen.<\/p>\n\n\n\n Passen Sie die Gr\u00f6\u00dfe, Position und Ausrichtung des Siebdrucks an, damit die Teilenummern bei der Montage und Pr\u00fcfung eindeutig sind. Hersteller drucken oft ihr Logo oder ihren Datumscode auf. Konstrukteure k\u00f6nnen ihre eigenen Notizen hinterlassen.<\/p>\n\n\n\n Nach der Platzierung, dem Routing und dem Siebdruck k\u00f6nnen Sie Fertigungsdateien exportieren. Bei Altium akzeptieren einige chinesische Anbieter Projektdateien direkt. F\u00fcr PADS und Cadence m\u00fcssen Sie Bohrdateien und Gerbers exportieren. Wenn unrunde L\u00f6cher vorhanden sind, exportieren Sie auch Fr\u00e4sdateien f\u00fcr Fr\u00e4ser.<\/p>\n\n\n\n Die Entwurfsdateien erfassen nicht alle Parameter. Sie m\u00fcssen Textanweisungen f\u00fcr Parameter und Anforderungen senden, die in den Dateien nicht enthalten sind. Informieren Sie sich bei Online-Board-H\u00e4usern \u00fcber die zu spezifizierenden Optionen. Ich kenne einige Platinenhersteller: JLCPCB, HQPCB, JietaiPCB, Xunjiexing, Xingsen, Lichuang, usw. Nachstehend finden Sie Screenshots der Parameter von JLCPCB - viele Parameter sind hier vielleicht nicht sichtbar, werden aber f\u00fcr komplexe Leiterplatten ben\u00f6tigt. Online-Prototyping deckt normalerweise einfachere Bed\u00fcrfnisse ab.<\/p>\n\n\n\n Geben Sie f\u00fcr Hochgeschwindigkeitssignale die Zielimpedanz an. Entwerfen Sie beim Senden an die Fertigung Ihren Stackup und berechnen Sie die Leitungsbreiten und Abst\u00e4nde f\u00fcr die Zielimpedanz. Verwenden Sie Ihre berechneten Werte beim Routing. Geben Sie dem Hersteller nach dem Routing Ihre Stackup- und Impedanzziele bekannt. Die Fabrik pr\u00fcft ihre Materialien und Prozesse und teilt Ihnen mit, ob Anpassungen erforderlich sind und wie hoch der erwartete Impedanzfehler ist. Dann k\u00f6nnen Sie best\u00e4tigen, ob das Ziel realisierbar ist. Wenn Sie die Impedanz nicht vorher berechnen und den Stackup und die Breite nur zuf\u00e4llig w\u00e4hlen, kann es sein, dass die Fabrik nicht in der Lage ist, sowohl die Impedanz- als auch die Nebensprechanforderungen zu erf\u00fcllen.<\/p>\n\n\n\n Nachdem Sie die Leiterplattendateien fertiggestellt haben und die Produktionsst\u00e4tte die Platinen herstellt, ist der n\u00e4chste Schritt die PCBA. F\u00fcr die Massenproduktion werden SMT-Linien verwendet. Bei kleinen Auflagen oder Prototypen k\u00f6nnen viele Teile (au\u00dfer BGA, gro\u00dfen Massefl\u00e4chen oder sehr kleinen 0201-Teilen) von Hand gel\u00f6tet werden. Bei Kleinserien von weniger als 10 Platinen kann das Handl\u00f6ten billiger und schneller sein als die Linienmontage.<\/p>\n\n\n\n F\u00fcr die Montage m\u00fcssen Sie exportieren und versenden:<\/p>\n\n\n\n Beschriften Sie alle Teile und senden Sie St\u00fccklisten und Referenzen. Warten Sie dann auf die Fertigstellung der PCBA.<\/p>\n\n\n\n Mit Hilfe von EDA-Software f\u00fcr Leiterplatten k\u00f6nnen Sie auf einem Computer relativ einfach Schaltungen entwerfen und Fotoplot-Dateien erstellen. Aber da Leiterplatten strukturell komplex sind, sind die tats\u00e4chlichen Schritte immer noch ziemlich detailliert. Dieser Artikel sagt Ihnen nicht, welche Schaltung was tut. Er zeigt nur den Prozess des Leiterplattenentwurfs. Er behandelt: Zeichnen des Footprints, Zeichnen des Schaltplans, PCB-Layout und Gerber-Export. Er gibt den groben Ablauf und einige Details an. Das Ziel ist es, Ihnen zu helfen, die Schritte des PCB-Designs zu verstehen und jeden Designschritt mit dem tats\u00e4chlichen Herstellungsschritt abzugleichen.<\/p>\n\n\n\n Die EDA-Tools, von denen ich wei\u00df, dass viele Leute sie benutzen, sind Altium Designer, Mentor PADS und Cadence (OrCAD und Allegro). Ich habe auch EAGLE, Protel und Lichuang EDA verwendet. F\u00fcr Anf\u00e4nger empfehle ich Altium Designer. F\u00fcr diejenigen, die Profis werden wollen, empfehle ich Cadence. Der Schaltplan einer Taschenlampe kann zum Beispiel ganz einfach aussehen: zwei Knopfzellenhalter, ein Schalter, ein Strombegrenzungswiderstand und eine LED. Dies ist ein sehr einfacher Schaltplan. Bevor Sie Teile in den Schaltplan einf\u00fcgen, zeichnen Sie den Footprint f\u00fcr jedes Teil. Nach dem Zeichnen der Footprints setzen Sie die Teile nacheinander in den Schaltplan ein. Der Grund daf\u00fcr, dass wir zuerst Footprints zeichnen, ist, dass wir dasselbe Teil nicht jedes Mal neu zeichnen m\u00fcssen, wenn es mehrmals verwendet wird. Wir verwenden einfach den gespeicherten Footprint wieder. Das spart eine Menge an wiederholter Arbeit. W\u00fcrden alle Footprints gemeinsam genutzt, k\u00f6nnten die Designer diesen Schritt \u00fcberspringen.<\/p>\n\n\n\n Im Beispiel der Taschenlampe haben wir vier Arten von Teilen verwendet. Jedes Teil hat ein Symbol im Schaltplan. F\u00fcr jedes Symbol f\u00fcgen wir Pins und Namen hinzu. Damit ist das Schaltplansymbol eines Teils fertiggestellt und mit seinem Footprint verkn\u00fcpft. F\u00fcr g\u00e4ngige Bauteile wie Widerst\u00e4nde, Kondensatoren oder Induktivit\u00e4ten bieten die meisten EDA-Tools Beispielsymbole und Footprints. Sie k\u00f6nnen diese aus der Bibliothek des Herstellers \u00fcbernehmen und in Ihrer eigenen Bibliothek speichern.<\/p>\n\n\n\n Bei seltenen Bauteilen wie speziellen ICs oder Steckverbindern m\u00fcssen Sie den Footprint oft von Hand anhand des Datenblattes des Chips zeichnen. Ich habe zum Beispiel mit dem Mechatrolink-Protokollchip von Yaskawa gearbeitet. Der Chip ist nur von Yaskawa erh\u00e4ltlich und es gibt nur ein Datenblatt, aber keine Footprints f\u00fcr jedes EDA-Tool. Ich musste seine 100 Pins einzeln platzieren und ihnen Namen und Nummern zuweisen.<\/p>\n\n\n\n Bei gro\u00dfen Chips, wie einem ZYNQ XC7Z010-1CLG400I BGA mit 400 Pins, ist die Aufgabe sehr umfangreich. Sie m\u00fcssten 400 Pins platzieren, Nummern und Namen hinzuf\u00fcgen. F\u00fcr gro\u00dfe Herstellerchips bieten die Hersteller normalerweise Pinout-Dateien zum Herunterladen an. Xilinx bietet zum Beispiel Zynq-7000-Pinout-Dateien an, die Sie importieren k\u00f6nnen, um Schaltplansymbole und Footprints zu erstellen, ohne 400 Pins von Hand eingeben zu m\u00fcssen: F\u00fcr viele g\u00e4ngige Chips k\u00f6nnen Sie auch Footprints online finden. Siehe meine Antwort zum Suchen und Herunterladen von Chip-Schaltpl\u00e4nen und PCB-Footprints.<\/p>\n\n\n\n Nachdem Sie Footprints und Symbole erstellt oder importiert haben, erstellen Sie das Projekt und die Seiten. Platzieren Sie alle Teile im PCB-Projekt.<\/p>\n\n\n\n Verdrahten Sie jeden Pin entsprechend der Netzliste. Dadurch werden die logischen Verbindungen zwischen den Teilen hergestellt.<\/p>\n\n\n\n Im Schaltplan sind alle Pins und ihre Anschl\u00fcsse aufgef\u00fchrt. Nachdem der Schaltplan fertig ist, starten Sie das PCB-Layout. Bei PADS und Cadence k\u00f6nnen die Schaltplan- und PCB-Werkzeuge getrennt sein. Sie m\u00fcssen die Netzliste aus dem Schaltplanwerkzeug exportieren und sie in das PCB-Werkzeug importieren. Altium integriert Schaltplan und PCB, so dass Sie die Netzliste mit einem Klick \u00fcbertragen k\u00f6nnen. Netzlistenformate werden h\u00e4ufig gemeinsam genutzt, so dass viele Tools untereinander exportieren und importieren k\u00f6nnen. OrCAD und Allegro waren fr\u00fcher getrennte Tools und wurden sp\u00e4ter unter Cadence zusammengef\u00fchrt.<\/p>\n\n\n\n Wie die Schaltplansymbole ben\u00f6tigt auch jedes Teil einen PCB-Footprint. Ein PCB-Footprint ist die Gesamtheit der Pads, des Silkscreens und des Platzes, den das Bauteil auf der Platine einnimmt. Anhand der Abbildung des Chips und seiner mechanischen Zeichnung wissen Sie, wie Sie den Footprint zeichnen m\u00fcssen. Die Pads sind in der Regel etwas gr\u00f6\u00dfer als die Pins. Die \u00d6ffnungen der L\u00f6tstoppmaske sind gr\u00f6\u00dfer als die Pads. Die Schablonenlage entspricht der Gr\u00f6\u00dfe der Pads. Bei durchkontaktierten Bauteilen ben\u00f6tigen Sie m\u00f6glicherweise auch eine Sperr- oder Negativschicht f\u00fcr die Innenlagen.<\/p>\n\n\n\n Silkscreen zeigt in der Regel den Umriss des Teils und die Pin-1-Markierung. F\u00fcr g\u00e4ngige Footprints wie SO14 k\u00f6nnen Sie aus einer vorhandenen Bibliothek kopieren.<\/p>\n\n\n\n Wenn ein Teil ungew\u00f6hnlich ist, verwenden Sie das Datenblatt, um den Fu\u00dfabdruck zu zeichnen.<\/p>\n\n\n\n Legen Sie nach dem Netzlistenimport die Leiterplattengrundlagen fest: Leiterplattendicke, Lagenzahl und Lagenstapel. Diese drei sind grundlegend, aber nur die Lagenzahl wird normalerweise in den Ausgabedateien angezeigt. Lagenstapel und Plattendicke werden in der Regel in Textform an den Hersteller \u00fcbermittelt. Der Lagenaufbau ist von Bedeutung: welche Lagen tragen Signale, welche sind Ebenen, und welche kombinieren Ebene und Leiterbahnen. Bei einer 4-Lagen-Platine sind die Lagen 2 und 3 oft GND und VCC, w\u00e4hrend die obere und untere Lage f\u00fcr das Routing vorgesehen sind. Bei einer 6-Lagen-Platine k\u00f6nnen Sie GND auf 2 und 5 und VCC auf 3 oder 4 legen. Bei 8+ Lagen ist die Auswahl flexibel.<\/p>\n\n\n\n Legen Sie die Form der Tafel und die Sperrfl\u00e4chen fest.<\/p>\n\n\n\n Platzieren Sie die Teile, sobald die Fu\u00dfabdr\u00fccke fertig sind. Wenn ein Fu\u00dfabdruck unsicher ist, weil Sie das Teil noch nicht haben, platzieren Sie zuerst andere Teile und kommen Sie sp\u00e4ter wieder.<\/p>\n\n\n\n Legen Sie die Standardgr\u00f6\u00dfen f\u00fcr Durchkontaktierungen, Leiterbahnbreiten und Abst\u00e4nde fest. Diese Standardwerte gelten f\u00fcr das Routing. F\u00fcr spezielle Netze oder Leistungsnetze m\u00fcssen Sie sie vor\u00fcbergehend anpassen.<\/p>\n\n\n\n Wenn Hochgeschwindigkeitssignale vorhanden sind, legen Sie Regeln f\u00fcr Routing-Beschr\u00e4nkungen fest. Zu den fortgeschrittenen Regeln geh\u00f6ren Breite\/Abstand der differentiellen Paare, Grenzwerte f\u00fcr die L\u00e4ngenanpassung, Einschn\u00fcrung von Pads und Mindestabst\u00e4nde. DDR3-Signale erfordern zum Beispiel angepasste L\u00e4ngen: Adress-, Takt- und Befehlsleitungen m\u00fcssen gleich lang sein; Datenleitungen und DQS ben\u00f6tigen ihre eigene Anpassung. Eine schlechte L\u00e4ngenkontrolle kann das DDR-Timing st\u00f6ren und eine niedrigere Geschwindigkeit erzwingen. Weitere Einzelheiten finden Sie in diesen DDR-Ressourcen:<\/p>\n\n\n\n Bei einigen Regeln ist m\u00f6glicherweise zun\u00e4chst ein Routing erforderlich, dann m\u00fcssen die Regeln ge\u00e4ndert und \u00fcberarbeitet werden, um den Regeln zu entsprechen.<\/p>\n\n\n\n Das Routing verbindet schematische Netze mit Kupferbahnen. Die meiste Zeit beim PCB-Design wird mit dem Routing verbracht. Es gibt zwar automatische Entflechtungswerkzeuge, aber bei komplexen Leiterplatten m\u00fcssen die Ergebnisse oft stark bereinigt werden. Einige Experten k\u00f6nnen Regeln aufstellen, um das automatische Routing gut zu nutzen. F\u00fcr Hochstromnetze k\u00f6nnen Sie breite Leiterbahnen oder Kupferpads verwenden. Verwenden Sie flache Zonen, die mit Pads verbunden sind, als Blocknetz.<\/p>\n\n\n\n Beim Fr\u00e4sen ist Vorsicht geboten: Leiterbahnbreite, Abst\u00e4nde, Winkel und Richtungen. Auf Tipps zum Fr\u00e4sen werde ich sp\u00e4ter eingehen.<\/p>\n\n\n\n Passen Sie die Gr\u00f6\u00dfe, Position und Ausrichtung des Siebdrucks an, damit die Teilenummern bei der Montage und Pr\u00fcfung eindeutig sind. Hersteller drucken oft ihr Logo oder ihren Datumscode auf. Konstrukteure k\u00f6nnen ihre eigenen Notizen hinterlassen.<\/p>\n\n\n\n Nach der Platzierung, dem Routing und dem Siebdruck k\u00f6nnen Sie Fertigungsdateien exportieren. Bei Altium akzeptieren einige chinesische Anbieter Projektdateien direkt. F\u00fcr PADS und Cadence m\u00fcssen Sie Bohrdateien und Gerbers exportieren. Wenn unrunde L\u00f6cher vorhanden sind, exportieren Sie auch Fr\u00e4sdateien f\u00fcr Fr\u00e4ser.<\/p>\n\n\n\n
https:\/\/www.xilinx.com\/support\/package-pinout-files\/zynq7000-pkgs.html<\/a><\/p>\n\n\n\nSchritt 4 - Erstellen des Projekts, der Seiten und der Platzteile<\/h2>\n\n\n\n
Schritt 5 - Verdrahten des Schaltplans (Teile verbinden)<\/h2>\n\n\n\n
Schritt 6 - Netzliste exportieren\/importieren<\/h2>\n\n\n\n
Schritt 7 - Zeichnen von PCB-Footprints<\/h2>\n\n\n\n
![\"\"](\"https:\/\/flj-pcb.com\/wp-content\/uploads\/2025\/12\/SO14.webp\")
<\/figure>\n\n\n\nSchritt 8 - Einstellen der grundlegenden PCB-Parameter<\/h2>\n\n\n\n
Schritt 9 - Zeichnen Sie den Umriss der Tafel<\/h2>\n\n\n\n
Schritt 10 - Platzieren der Bauteile auf der Leiterplatte<\/h2>\n\n\n\n
Schritt 11 - Festlegen der Standardwerte f\u00fcr Durchkontaktierungen, Leiterbahnbreite und Abst\u00e4nde<\/h2>\n\n\n\n
Schritt 12 - Erweiterte Regeln festlegen<\/h2>\n\n\n\n
\n
Schritt 13 - Verlegen und Zeichnen von Polygonz\u00fcgen (Formen)<\/h2>\n\n\n\n
Schritt 14 - Siebdruck anpassen<\/h2>\n\n\n\n
Schritt 15 - Exportieren von Bohrdateien und Gerbers (Plotdateien)<\/h2>\n\n\n\n
Schritt 16 - Bereitstellung von Fertigungsparametern und Verfahrenshinweisen<\/h2>\n\n\n\n
Schritt 17 - Impedanz- und Stackup-Einstellungen<\/h2>\n\n\n\n
Schritt 18 - PCBA (Zusammenbau und L\u00f6ten)<\/h2>\n\n\n\n
\n
Schritt 1 - Auswahl des richtigen EDA-Tools<\/h2>\n\n\n\n
Ein gro\u00dfer Teil des Erlernens des PCB-Designs ist das Erlernen der EDA-Software. Sobald Sie die Software kennen, verlagert sich der Lernschwerpunkt auf die Schaltungsentwicklung und die Fertigungsprozesse. Sp\u00e4ter k\u00f6nnen Sie Protokolle, Firmware, Hochgeschwindigkeitssignale oder EMV lernen. Dann ist das EDA-Tool nur noch ein Hilfsmittel, nicht mehr das Hauptziel.<\/p>\n\n\n\nSchritt 2 - Fertigstellung des Schaltplans<\/h2>\n\n\n\n
F\u00fcr eine komplexere Funktion, wie z.B. ein Demo-Board f\u00fcr den SPI-Ethernet-Chip KSZ8851SNL, kann der Schaltplan Dutzende oder Hunderte von Bauteilen und Hunderte von Netzen erfordern. Wie man einen solchen Schaltplan zeichnet, ist ein gro\u00dfes Thema. Dieser Artikel gibt nur einen \u00dcberblick \u00fcber den Ablauf des PCB-Designs.<\/p>\n\n\n\nSchritt 3 - Zeichnen von Fu\u00dfabdr\u00fccken (Komponentenpakete)<\/h2>\n\n\n\n
https:\/\/www.xilinx.com\/support\/package-pinout-files\/zynq7000-pkgs.html<\/a><\/p>\n\n\n\nSchritt 4 - Erstellen des Projekts, der Seiten und der Platzteile<\/h2>\n\n\n\n
Schritt 5 - Verdrahten des Schaltplans (Teile verbinden)<\/h2>\n\n\n\n
Schritt 6 - Netzliste exportieren\/importieren<\/h2>\n\n\n\n
Schritt 7 - Zeichnen von PCB-Footprints<\/h2>\n\n\n\n
Schritt 8 - Einstellen der grundlegenden PCB-Parameter<\/h2>\n\n\n\n
Schritt 9 - Zeichnen Sie den Umriss der Tafel<\/h2>\n\n\n\n
Schritt 10 - Platzieren der Bauteile auf der Leiterplatte<\/h2>\n\n\n\n
Schritt 11 - Festlegen der Standardwerte f\u00fcr Durchkontaktierungen, Leiterbahnbreite und Abst\u00e4nde<\/h2>\n\n\n\n
Schritt 12 - Erweiterte Regeln festlegen<\/h2>\n\n\n\n
\n
Schritt 13 - Verlegen und Zeichnen von Polygonz\u00fcgen (Formen)<\/h2>\n\n\n\n
Schritt 14 - Siebdruck anpassen<\/h2>\n\n\n\n
Schritt 15 - Exportieren von Bohrdateien und Gerbers (Plotdateien)<\/h2>\n\n\n\n
Schritt 16 - Bereitstellung von Fertigungsparametern und Verfahrenshinweisen<\/h2>\n\n\n\n