Monimutkaisemman toiminnon, kuten SPI-Ethernet-sirun KSZ8851SNL:n demolevyn, kaaviossa voi olla kymmeni\u00e4 tai satoja osia ja satoja verkkoja. T\u00e4llaisen kaavion piirt\u00e4minen on iso aihe. T\u00e4ss\u00e4 artikkelissa annetaan vain yleiskatsaus piirilevysuunnittelun kulkuun.<\/p>\n\n\n\n
![\"KSZ8851SNL\"](\"https:\/\/flj-pcb.com\/wp-content\/uploads\/2025\/12\/KSZ8851SNL.webp\")
<\/figure>\n\n\n\nVaihe 3 - Piirr\u00e4 jalanj\u00e4ljet (komponenttipaketit).<\/h2>\n\n\n\n
Ennen kuin laitat osia kaaviota varten, piirr\u00e4t kunkin osan jalanj\u00e4ljen. Kun olet piirt\u00e4nyt jalanj\u00e4ljet, asetat osat kaavioon yksi kerrallaan. Jalanj\u00e4ljet tehd\u00e4\u00e4n ensin siksi, ett\u00e4 kun samaa osaa k\u00e4ytet\u00e4\u00e4n monta kertaa, sit\u00e4 ei tarvitse piirt\u00e4\u00e4 joka kerta uudelleen. K\u00e4yt\u00e4mme vain tallennettua jalanj\u00e4lke\u00e4 uudelleen. T\u00e4m\u00e4 s\u00e4\u00e4st\u00e4\u00e4 paljon toistuvaa ty\u00f6t\u00e4. Jos kaikki jalanj\u00e4ljet olisivat yhteisi\u00e4, suunnittelijat j\u00e4tt\u00e4isiv\u00e4t t\u00e4m\u00e4n vaiheen v\u00e4liin.<\/p>\n\n\n\n
Taskulamppuesimerkiss\u00e4 k\u00e4ytimme nelj\u00e4\u00e4 eri tyyppist\u00e4 osaa. Jokaisella osalla on symboli kaaviossa. Jokaiseen symboliin lis\u00e4t\u00e4\u00e4n nastat ja nimet. T\u00e4m\u00e4 viimeistelee osan kaaviosymbolin ja linkit sen jalanj\u00e4lkeen. Yleisille osille, kuten vastuksille, kondensaattoreille tai induktoreille, useimmat EDA-ty\u00f6kalut tarjoavat esimerkkisymboleita ja jalanj\u00e4lki\u00e4. Voit ottaa ne toimittajan kirjastosta ja tallentaa ne omaan kirjastoosi.<\/p>\n\n\n\n
Harvinaisten osien, kuten erikoispiirien tai liittimien, jalanj\u00e4lki on usein piirrett\u00e4v\u00e4 k\u00e4sin sirun tietolehden avulla. Ty\u00f6skentelin esimerkiksi Yaskawan Mechatrolink-protokollasirun kanssa. Siru on per\u00e4isin vain Yaskawalta, ja he toimittavat vain tietolehden, mutta eiv\u00e4t jalanj\u00e4lki\u00e4 kaikkiin EDA-ty\u00f6kaluihin. Minun oli sijoitettava sen 100 pinni\u00e4 yksi kerrallaan ja annettava niille nimet ja numerot.<\/p>\n\n\n\n
Kun kyseess\u00e4 on suuri siru, kuten ZYNQ XC7Z010-1CLG400I BGA, jossa on 400 pinni\u00e4, ty\u00f6 on suuri. Sinun pit\u00e4isi sijoittaa 400 nastaa, lis\u00e4t\u00e4 numerot ja nimet. Suurten valmistajien piirien valmistajat tarjoavat yleens\u00e4 ladattavia pinout-tiedostoja. Esimerkiksi Xilinx tarjoaa Zynq-7000:n pinout-tiedostoja, jotka voit tuoda ja luoda kaaviosymboleita ja pohjapiirroksia ilman, ett\u00e4 sinun tarvitsee kirjoittaa 400 pinni\u00e4 k\u00e4sin: Monista tavallisista siruista l\u00f6yd\u00e4t jalanj\u00e4ljet my\u00f6s verkosta. Katso vastaukseni siit\u00e4, miten etsi\u00e4 ja ladata piirikaavioita ja piirilevyjen jalanj\u00e4lki\u00e4.<\/p>\n\n\n\n Kun olet tehnyt tai tuonut jalanj\u00e4ljet ja symbolit, luo projekti ja sivut. Aseta kaikki osat PCB-projektiin.<\/p>\n\n\n\n Johdota jokainen nasta verkkolistan mukaisesti. N\u00e4in luodaan loogiset yhteydet osien v\u00e4lille.<\/p>\n\n\n\n Kaaviossa luetellaan jokainen nasta ja niiden liit\u00e4nn\u00e4t. Kun kaavio on valmis, aloita piirilevyn asettelu. PADS- ja Cadence-ohjelmissa kaavio- ja piirilevyty\u00f6kalut voivat olla erillisi\u00e4. Sinun on viet\u00e4v\u00e4 verkkolista kaavioty\u00f6kalusta ja tuotava se PCB-ty\u00f6kaluun. Altium integroi kaavio- ja PCB-ty\u00f6kalut, joten voit siirt\u00e4\u00e4 verkkolistan yhdell\u00e4 napsautuksella. Verkkolistaformaatit ovat yleisesti yhteisi\u00e4, joten monet ty\u00f6kalut voivat vied\u00e4 ja tuoda niit\u00e4 toistensa v\u00e4lill\u00e4. OrCAD ja Allegro olivat aikoinaan erillisi\u00e4 ty\u00f6kaluja, jotka my\u00f6hemmin yhdistettiin Cadenceen.<\/p>\n\n\n\n Kuten kaaviosymbolit, jokainen osa tarvitsee piirilevyn jalanj\u00e4ljen. Piirilevyn jalanj\u00e4lki on joukko tyynyj\u00e4, silkkipintaa ja tilaa, jonka osa vie levyll\u00e4. Sirun kuvasta ja sen mekaanisesta piirustuksesta tied\u00e4t, miten jalanj\u00e4lki piirret\u00e4\u00e4n. Padit ovat yleens\u00e4 hieman nastoja suurempia. Juotosmaskin aukot ovat suurempia kuin padeja. Sabluunakerros vastaa padien kokoja. L\u00e4pireik\u00e4isiss\u00e4 osissa saatat tarvita my\u00f6s keep-out- tai negatiivikerroksen sis\u00e4kerroksia varten.<\/p>\n\n\n\n Silkkipainatuksessa n\u00e4kyy yleens\u00e4 osan \u00e4\u00e4riviivat ja tappi-1-merkki. Yleiset pohjapiirrokset, kuten SO14, voit kopioida olemassa olevasta kirjastosta.<\/p>\n\n\n\n Jos osa on harvinainen, piirr\u00e4 jalanj\u00e4lki tietolehden avulla.<\/p>\n\n\n\n Verkkolistan tuonnin j\u00e4lkeen aseta levyn perusasiat: levyn paksuus, kerrosluku ja kerrospino. N\u00e4m\u00e4 kolme ovat perusasioita, mutta vain kerrosten lukum\u00e4\u00e4r\u00e4 n\u00e4kyy yleens\u00e4 tulostiedostoissa. Kerrospino ja levyn paksuus ilmoitetaan yleens\u00e4 tekstin\u00e4 valmistajalle. Pinoamisen suunnittelulla on merkityst\u00e4: mitk\u00e4 kerrokset kuljettavat signaaleja, mitk\u00e4 ovat tasoja ja mitk\u00e4 yhdist\u00e4v\u00e4t tason ja j\u00e4ljet. Nelj\u00e4kerroksisessa levyss\u00e4 kerrokset 2 ja 3 ovat usein GND- ja VCC-kerroksia, ja yl\u00e4- ja alapuolella on reititys. Jos kyseess\u00e4 on 6-kerroksinen levy, GND saatetaan sijoittaa kerroksiin 2 ja 5 ja VCC kerroksiin 3 tai 4. Yli 8-kerroksisilla levyill\u00e4 valinnat ovat joustavia.<\/p>\n\n\n\n M\u00e4\u00e4rittele laudan muoto ja suoja-alueet.<\/p>\n\n\n\n Aseta osat paikalleen, kun jalanj\u00e4ljet ovat valmiit. Jos jokin jalanj\u00e4lki on ep\u00e4varma, koska sinulla ei ole viel\u00e4 osaa, aseta muut osat ensin ja palaa my\u00f6hemmin.<\/p>\n\n\n\n Aseta oletusarvoiset via-koot, j\u00e4ljen leveys ja v\u00e4li. N\u00e4it\u00e4 oletusarvoja sovelletaan reitityksen aikana. S\u00e4\u00e4d\u00e4 erityisverkkoja tai tehoverkkoja varten v\u00e4liaikaisesti.<\/p>\n\n\n\n Jos on olemassa suurnopeussignaaleja, aseta reititysrajoituksia koskevat s\u00e4\u00e4nn\u00f6t. Edistyneempi\u00e4 s\u00e4\u00e4nt\u00f6j\u00e4 ovat esimerkiksi differentiaaliparin leveys\/v\u00e4li, pituuden vastaavuusrajat, tyynyjen kaulukset ja minimiv\u00e4lykset. Esimerkiksi DDR3-signaalit edellytt\u00e4v\u00e4t sovitettuja pituuksia: osoite-, kello- ja komentojohtojen on oltava yht\u00e4 pitki\u00e4; datajohtojen ja DQS:n on sovitettava omat pituutensa. Huono pituusohjaus voi rikkoa DDR-ajoituksen ja pakottaa pienemp\u00e4\u00e4n nopeuteen. Katso lis\u00e4tietoja n\u00e4ist\u00e4 DDR-resursseista:<\/p>\n\n\n\n Jotkin s\u00e4\u00e4nn\u00f6t on ehk\u00e4 ensin reititett\u00e4v\u00e4, sitten s\u00e4\u00e4nt\u00f6j\u00e4 on muutettava ja niit\u00e4 on muokattava s\u00e4\u00e4nt\u00f6jen mukaisiksi.<\/p>\n\n\n\n Reititys yhdist\u00e4\u00e4 kaavioverkot kuparij\u00e4ljill\u00e4. Suurin osa PCB-suunnittelun ajasta kuluu reititykseen. Automaattisia reititysty\u00f6kaluja on olemassa, mutta monimutkaisten piirilevyjen osalta niiden tuloksia on usein puhdistettava. Jotkut asiantuntijat voivat asettaa s\u00e4\u00e4nt\u00f6j\u00e4, joiden avulla automaattista reitityst\u00e4 voidaan k\u00e4ytt\u00e4\u00e4 hyvin. Suurivirtaisille verkoille voi k\u00e4ytt\u00e4\u00e4 leveit\u00e4 j\u00e4lki\u00e4 tai kuparivaluja. K\u00e4yt\u00e4 tyynyihin liitettyj\u00e4 tasovy\u00f6hykkeit\u00e4 lohkoverkkoina.<\/p>\n\n\n\n Reititys vaatii huolellisuutta: j\u00e4ljen leveys, v\u00e4lit, kulmat ja suunnat. K\u00e4sittelen reititysvinkkej\u00e4 my\u00f6hemmin.<\/p>\n\n\n\n S\u00e4\u00e4d\u00e4 silkkipainatuksen kokoa, sijaintia ja suuntausta niin, ett\u00e4 osanumerot ovat selv\u00e4t kokoonpanoa ja testausta varten. Valmistajat painavat usein logonsa tai p\u00e4iv\u00e4m\u00e4\u00e4r\u00e4koodinsa. Suunnittelijat voivat j\u00e4tt\u00e4\u00e4 omia merkint\u00f6j\u00e4\u00e4n.<\/p>\n\n\n\n Sijoittelun, reitityksen ja silkkipainatuksen j\u00e4lkeen voit vied\u00e4 valmistustiedostot. Altiumin osalta jotkut kiinalaiset toimittajat hyv\u00e4ksyv\u00e4t projektitiedostot suoraan. PADS:n ja Cadencen osalta sinun on viet\u00e4v\u00e4 poratiedostot ja Gerberit. Jos on olemassa ei-py\u00f6reit\u00e4 reiki\u00e4, vie my\u00f6s jyrsint\u00e4tiedostot leikkureita varten.<\/p>\n\n\n\n Suunnittelutiedostot eiv\u00e4t tallenna kaikkia parametreja. Sinun on l\u00e4hetett\u00e4v\u00e4 tekstiohjeet parametreja ja vaatimuksia varten, joita tiedostot eiv\u00e4t ilmaise. Tarkista verkossa olevissa piirilevytaloissa m\u00e4\u00e4ritett\u00e4v\u00e4t vaihtoehdot. Tunnen joitakin lautakuntataloja: JLCPCB, HQPCB, JietaiPCB, Xunjiexing, Xingsen, Lichuang jne. Alla on kuvakaappauksia JLCPCB:n parametreista - monet parametrit eiv\u00e4t ehk\u00e4 n\u00e4y t\u00e4ss\u00e4, mutta niit\u00e4 tarvitaan monimutkaisissa levyiss\u00e4. Online-prototyyppien rakentaminen kattaa yleens\u00e4 yksinkertaisemmat tarpeet.<\/p>\n\n\n\n Suurnopeussignaaleja varten m\u00e4\u00e4rit\u00e4 tavoiteominaisimpedanssi. Kun l\u00e4het\u00e4t tuotteen tehtaalle, suunnittele pinoaminen ja laske viivanleveydet ja -v\u00e4lit tavoiteimpedanssia varten. K\u00e4yt\u00e4 laskettuja arvoja reitityksess\u00e4. Reitityksen j\u00e4lkeen anna tehtaalle pinoamis- ja impedanssitavoitteet. Valmistaja tarkistaa materiaalit ja prosessit ja kertoo, tarvitaanko muutoksia ja mik\u00e4 on odotettavissa oleva impedanssivirhe. Sitten voit vahvistaa, onko tavoite toteutettavissa. Jos et laske impedanssia ensin ja valitset vain satunnaisesti pinoamisen ja leveydet, tehdas ei v\u00e4ltt\u00e4m\u00e4tt\u00e4 pysty t\u00e4ytt\u00e4m\u00e4\u00e4n sek\u00e4 impedanssi- ett\u00e4 ristikk\u00e4isviestint\u00e4vaatimuksia.<\/p>\n\n\n\n Kun olet saanut piirilevytiedostot valmiiksi ja tehdas on valmistanut levyt, seuraava vaihe on PCBA. Massatuotannossa k\u00e4ytet\u00e4\u00e4n SMT-linjoja. Pieniss\u00e4 sarjoissa tai prototyypeiss\u00e4 monet osat (lukuun ottamatta BGA-levyj\u00e4, suuria maadoitustyynyj\u00e4 tai hyvin pieni\u00e4 0201-osia) voidaan juottaa k\u00e4sin. Pieniss\u00e4, alle 10 piirilevyn sarjoissa k\u00e4sinjuottaminen voi olla halvempaa ja nopeampaa kuin linjakokoonpano.<\/p>\n\n\n\n Kokoonpanoa varten sinun on viet\u00e4v\u00e4 ja l\u00e4hetett\u00e4v\u00e4:<\/p>\n\n\n\n Merkitse kaikki osat ja l\u00e4het\u00e4 osaluettelot ja viitetiedot. Odota sitten PCBA:n valmistumista.<\/p>\n\n\n\n PCB EDA -ohjelmiston avulla voit suunnitella piirej\u00e4 ja luoda photoplot-tiedostoja tietokoneella melko helposti. Mutta koska piirilevyt ovat rakenteellisesti monimutkaisia, todelliset vaiheet ovat edelleen melko yksityiskohtaisia. T\u00e4ss\u00e4 artikkelissa ei kerrota, mik\u00e4 piiri tekee mit\u00e4. Se vain n\u00e4ytt\u00e4\u00e4 piirilevysuunnitteluprosessin. Se kattaa seuraavat asiat: jalanj\u00e4ljen piirt\u00e4minen, kaaviopiirustus, piirilevyjen asettelu ja Gerber-vienti. Se antaa karkean kulun ja joitakin yksityiskohtia. Tavoitteena on auttaa sinua ymm\u00e4rt\u00e4m\u00e4\u00e4n piirilevysuunnittelun vaiheet ja sovittaa kukin suunnitteluvaihe yhteen todellisen valmistusvaiheen kanssa.<\/p>\n\n\n\n EDA-ty\u00f6kalut, joita monet k\u00e4ytt\u00e4v\u00e4t, ovat Altium Designer, Mentor PADS ja Cadence (OrCAD ja Allegro). Olen k\u00e4ytt\u00e4nyt my\u00f6s EAGLE:t\u00e4, Protelia ja Lichuang EDA:ta. Aloittelijoille suosittelen Altium Designeria. Niille, joista voi tulla ammattilaisia, suosittelen Cadencea. Esimerkiksi taskulampun piirikaavio voi n\u00e4ytt\u00e4\u00e4 yksinkertaiselta: kaksi kolikkokennoa, yksi kytkin, yksi virranrajoitusvastus ja yksi LED. T\u00e4m\u00e4 muodostaa hyvin yksinkertaisen kaavion. Ennen kuin laitat osia kaaviota varten, piirr\u00e4t kunkin osan jalanj\u00e4ljen. Kun olet piirt\u00e4nyt jalanj\u00e4ljet, asetat osat kaavioon yksi kerrallaan. Jalanj\u00e4ljet tehd\u00e4\u00e4n ensin siksi, ett\u00e4 kun samaa osaa k\u00e4ytet\u00e4\u00e4n monta kertaa, sit\u00e4 ei tarvitse piirt\u00e4\u00e4 joka kerta uudelleen. K\u00e4yt\u00e4mme vain tallennettua jalanj\u00e4lke\u00e4 uudelleen. T\u00e4m\u00e4 s\u00e4\u00e4st\u00e4\u00e4 paljon toistuvaa ty\u00f6t\u00e4. Jos kaikki jalanj\u00e4ljet olisivat yhteisi\u00e4, suunnittelijat j\u00e4tt\u00e4isiv\u00e4t t\u00e4m\u00e4n vaiheen v\u00e4liin.<\/p>\n\n\n\n Taskulamppuesimerkiss\u00e4 k\u00e4ytimme nelj\u00e4\u00e4 eri tyyppist\u00e4 osaa. Jokaisella osalla on symboli kaaviossa. Jokaiseen symboliin lis\u00e4t\u00e4\u00e4n nastat ja nimet. T\u00e4m\u00e4 viimeistelee osan kaaviosymbolin ja linkit sen jalanj\u00e4lkeen. Yleisille osille, kuten vastuksille, kondensaattoreille tai induktoreille, useimmat EDA-ty\u00f6kalut tarjoavat esimerkkisymboleita ja jalanj\u00e4lki\u00e4. Voit ottaa ne toimittajan kirjastosta ja tallentaa ne omaan kirjastoosi.<\/p>\n\n\n\n Harvinaisten osien, kuten erikoispiirien tai liittimien, jalanj\u00e4lki on usein piirrett\u00e4v\u00e4 k\u00e4sin sirun tietolehden avulla. Ty\u00f6skentelin esimerkiksi Yaskawan Mechatrolink-protokollasirun kanssa. Siru on per\u00e4isin vain Yaskawalta, ja he toimittavat vain tietolehden, mutta eiv\u00e4t jalanj\u00e4lki\u00e4 kaikkiin EDA-ty\u00f6kaluihin. Minun oli sijoitettava sen 100 pinni\u00e4 yksi kerrallaan ja annettava niille nimet ja numerot.<\/p>\n\n\n\n Kun kyseess\u00e4 on suuri siru, kuten ZYNQ XC7Z010-1CLG400I BGA, jossa on 400 pinni\u00e4, ty\u00f6 on suuri. Sinun pit\u00e4isi sijoittaa 400 nastaa, lis\u00e4t\u00e4 numerot ja nimet. Suurten valmistajien piirien valmistajat tarjoavat yleens\u00e4 ladattavia pinout-tiedostoja. Esimerkiksi Xilinx tarjoaa Zynq-7000:n pinout-tiedostoja, jotka voit tuoda ja luoda kaaviosymboleita ja pohjapiirroksia ilman, ett\u00e4 sinun tarvitsee kirjoittaa 400 pinni\u00e4 k\u00e4sin: Monista tavallisista siruista l\u00f6yd\u00e4t jalanj\u00e4ljet my\u00f6s verkosta. Katso vastaukseni siit\u00e4, miten etsi\u00e4 ja ladata piirikaavioita ja piirilevyjen jalanj\u00e4lki\u00e4.<\/p>\n\n\n\n Kun olet tehnyt tai tuonut jalanj\u00e4ljet ja symbolit, luo projekti ja sivut. Aseta kaikki osat PCB-projektiin.<\/p>\n\n\n\n Johdota jokainen nasta verkkolistan mukaisesti. N\u00e4in luodaan loogiset yhteydet osien v\u00e4lille.<\/p>\n\n\n\n Kaaviossa luetellaan jokainen nasta ja niiden liit\u00e4nn\u00e4t. Kun kaavio on valmis, aloita piirilevyn asettelu. PADS- ja Cadence-ohjelmissa kaavio- ja piirilevyty\u00f6kalut voivat olla erillisi\u00e4. Sinun on viet\u00e4v\u00e4 verkkolista kaavioty\u00f6kalusta ja tuotava se PCB-ty\u00f6kaluun. Altium integroi kaavio- ja PCB-ty\u00f6kalut, joten voit siirt\u00e4\u00e4 verkkolistan yhdell\u00e4 napsautuksella. Verkkolistaformaatit ovat yleisesti yhteisi\u00e4, joten monet ty\u00f6kalut voivat vied\u00e4 ja tuoda niit\u00e4 toistensa v\u00e4lill\u00e4. OrCAD ja Allegro olivat aikoinaan erillisi\u00e4 ty\u00f6kaluja, jotka my\u00f6hemmin yhdistettiin Cadenceen.<\/p>\n\n\n\n Kuten kaaviosymbolit, jokainen osa tarvitsee piirilevyn jalanj\u00e4ljen. Piirilevyn jalanj\u00e4lki on joukko tyynyj\u00e4, silkkipintaa ja tilaa, jonka osa vie levyll\u00e4. Sirun kuvasta ja sen mekaanisesta piirustuksesta tied\u00e4t, miten jalanj\u00e4lki piirret\u00e4\u00e4n. Padit ovat yleens\u00e4 hieman nastoja suurempia. Juotosmaskin aukot ovat suurempia kuin padeja. Sabluunakerros vastaa padien kokoja. L\u00e4pireik\u00e4isiss\u00e4 osissa saatat tarvita my\u00f6s keep-out- tai negatiivikerroksen sis\u00e4kerroksia varten.<\/p>\n\n\n\n Silkkipainatuksessa n\u00e4kyy yleens\u00e4 osan \u00e4\u00e4riviivat ja tappi-1-merkki. Yleiset pohjapiirrokset, kuten SO14, voit kopioida olemassa olevasta kirjastosta.<\/p>\n\n\n\n Jos osa on harvinainen, piirr\u00e4 jalanj\u00e4lki tietolehden avulla.<\/p>\n\n\n\n Verkkolistan tuonnin j\u00e4lkeen aseta levyn perusasiat: levyn paksuus, kerrosluku ja kerrospino. N\u00e4m\u00e4 kolme ovat perusasioita, mutta vain kerrosten lukum\u00e4\u00e4r\u00e4 n\u00e4kyy yleens\u00e4 tulostiedostoissa. Kerrospino ja levyn paksuus ilmoitetaan yleens\u00e4 tekstin\u00e4 valmistajalle. Pinoamisen suunnittelulla on merkityst\u00e4: mitk\u00e4 kerrokset kuljettavat signaaleja, mitk\u00e4 ovat tasoja ja mitk\u00e4 yhdist\u00e4v\u00e4t tason ja j\u00e4ljet. Nelj\u00e4kerroksisessa levyss\u00e4 kerrokset 2 ja 3 ovat usein GND- ja VCC-kerroksia, ja yl\u00e4- ja alapuolella on reititys. Jos kyseess\u00e4 on 6-kerroksinen levy, GND saatetaan sijoittaa kerroksiin 2 ja 5 ja VCC kerroksiin 3 tai 4. Yli 8-kerroksisilla levyill\u00e4 valinnat ovat joustavia.<\/p>\n\n\n\n M\u00e4\u00e4rittele laudan muoto ja suoja-alueet.<\/p>\n\n\n\n Aseta osat paikalleen, kun jalanj\u00e4ljet ovat valmiit. Jos jokin jalanj\u00e4lki on ep\u00e4varma, koska sinulla ei ole viel\u00e4 osaa, aseta muut osat ensin ja palaa my\u00f6hemmin.<\/p>\n\n\n\n Aseta oletusarvoiset via-koot, j\u00e4ljen leveys ja v\u00e4li. N\u00e4it\u00e4 oletusarvoja sovelletaan reitityksen aikana. S\u00e4\u00e4d\u00e4 erityisverkkoja tai tehoverkkoja varten v\u00e4liaikaisesti.<\/p>\n\n\n\n Jos on olemassa suurnopeussignaaleja, aseta reititysrajoituksia koskevat s\u00e4\u00e4nn\u00f6t. Edistyneempi\u00e4 s\u00e4\u00e4nt\u00f6j\u00e4 ovat esimerkiksi differentiaaliparin leveys\/v\u00e4li, pituuden vastaavuusrajat, tyynyjen kaulukset ja minimiv\u00e4lykset. Esimerkiksi DDR3-signaalit edellytt\u00e4v\u00e4t sovitettuja pituuksia: osoite-, kello- ja komentojohtojen on oltava yht\u00e4 pitki\u00e4; datajohtojen ja DQS:n on sovitettava omat pituutensa. Huono pituusohjaus voi rikkoa DDR-ajoituksen ja pakottaa pienemp\u00e4\u00e4n nopeuteen. Katso lis\u00e4tietoja n\u00e4ist\u00e4 DDR-resursseista:<\/p>\n\n\n\n Jotkin s\u00e4\u00e4nn\u00f6t on ehk\u00e4 ensin reititett\u00e4v\u00e4, sitten s\u00e4\u00e4nt\u00f6j\u00e4 on muutettava ja niit\u00e4 on muokattava s\u00e4\u00e4nt\u00f6jen mukaisiksi.<\/p>\n\n\n\n Reititys yhdist\u00e4\u00e4 kaavioverkot kuparij\u00e4ljill\u00e4. Suurin osa PCB-suunnittelun ajasta kuluu reititykseen. Automaattisia reititysty\u00f6kaluja on olemassa, mutta monimutkaisten piirilevyjen osalta niiden tuloksia on usein puhdistettava. Jotkut asiantuntijat voivat asettaa s\u00e4\u00e4nt\u00f6j\u00e4, joiden avulla automaattista reitityst\u00e4 voidaan k\u00e4ytt\u00e4\u00e4 hyvin. Suurivirtaisille verkoille voi k\u00e4ytt\u00e4\u00e4 leveit\u00e4 j\u00e4lki\u00e4 tai kuparivaluja. K\u00e4yt\u00e4 tyynyihin liitettyj\u00e4 tasovy\u00f6hykkeit\u00e4 lohkoverkkoina.<\/p>\n\n\n\n Reititys vaatii huolellisuutta: j\u00e4ljen leveys, v\u00e4lit, kulmat ja suunnat. K\u00e4sittelen reititysvinkkej\u00e4 my\u00f6hemmin.<\/p>\n\n\n\n S\u00e4\u00e4d\u00e4 silkkipainatuksen kokoa, sijaintia ja suuntausta niin, ett\u00e4 osanumerot ovat selv\u00e4t kokoonpanoa ja testausta varten. Valmistajat painavat usein logonsa tai p\u00e4iv\u00e4m\u00e4\u00e4r\u00e4koodinsa. Suunnittelijat voivat j\u00e4tt\u00e4\u00e4 omia merkint\u00f6j\u00e4\u00e4n.<\/p>\n\n\n\n Sijoittelun, reitityksen ja silkkipainatuksen j\u00e4lkeen voit vied\u00e4 valmistustiedostot. Altiumin osalta jotkut kiinalaiset toimittajat hyv\u00e4ksyv\u00e4t projektitiedostot suoraan. PADS:n ja Cadencen osalta sinun on viet\u00e4v\u00e4 poratiedostot ja Gerberit. Jos on olemassa ei-py\u00f6reit\u00e4 reiki\u00e4, vie my\u00f6s jyrsint\u00e4tiedostot leikkureita varten.<\/p>\n\n\n\n
https:\/\/www.xilinx.com\/support\/package-pinout-files\/zynq7000-pkgs.html<\/a><\/p>\n\n\n\nVaihe 4 - Luo projekti, sivut ja paikan osat.<\/h2>\n\n\n\n
Vaihe 5 - Johdota kaavio (kytke osat)<\/h2>\n\n\n\n
Vaihe 6 - Vie \/ tuo verkkolista<\/h2>\n\n\n\n
Vaihe 7 - Piirr\u00e4 PCB-jalanj\u00e4ljet<\/h2>\n\n\n\n
![\"\"](\"https:\/\/flj-pcb.com\/wp-content\/uploads\/2025\/12\/SO14.webp\")
<\/figure>\n\n\n\nVaihe 8 - Aseta PCB:n perusparametrit<\/h2>\n\n\n\n
Vaihe 9 - Piirr\u00e4 laudan \u00e4\u00e4riviivat<\/h2>\n\n\n\n
Vaihe 10 - Aseta osat piirilevylle<\/h2>\n\n\n\n
Vaihe 11 - Aseta l\u00e4pivientien, j\u00e4ljen leveyden ja v\u00e4lysten oletusarvot.<\/h2>\n\n\n\n
Vaihe 12 - Aseta laajennetut s\u00e4\u00e4nn\u00f6t<\/h2>\n\n\n\n
\n
Vaihe 13 - Reitit\u00e4 ja piirr\u00e4 monikulmioiset kaadot (muodot).<\/h2>\n\n\n\n
Vaihe 14 - S\u00e4\u00e4d\u00e4 silkkipaino<\/h2>\n\n\n\n
Vaihe 15 - Poratiedostojen ja Gerbers-tiedostojen (piirustustiedostojen) vienti<\/h2>\n\n\n\n
Vaihe 16 - Anna valmistusparametrit ja prosessihuomautukset.<\/h2>\n\n\n\n
Vaihe 17 - Impedanssin ja pinoamisen s\u00e4\u00e4d\u00f6t<\/h2>\n\n\n\n
Vaihe 18 - PCBA (kokoonpano ja juottaminen)<\/h2>\n\n\n\n
\n
Vaihe 1 - Valitse oikea EDA-ty\u00f6kalu<\/h2>\n\n\n\n
Suuri osa piirilevysuunnittelun oppimisesta on EDA-ohjelmiston oppiminen. Kun olet oppinut ohjelmiston, oppimisen painopiste siirtyy piirisuunnitteluun ja valmistusprosesseihin. My\u00f6hemmin voit oppia protokollia, laiteohjelmia, suurnopeussignaaleja tai EMC:t\u00e4. Silloin EDA-ty\u00f6kalu on vain ty\u00f6kalu, ei p\u00e4\u00e4tavoite.<\/p>\n\n\n\nVaihe 2 - Piirikaavion viimeistely<\/h2>\n\n\n\n
Monimutkaisemman toiminnon, kuten SPI-Ethernet-sirun KSZ8851SNL:n demolevyn, kaaviossa voi olla kymmeni\u00e4 tai satoja osia ja satoja verkkoja. T\u00e4llaisen kaavion piirt\u00e4minen on iso aihe. T\u00e4ss\u00e4 artikkelissa annetaan vain yleiskatsaus piirilevysuunnittelun kulkuun.<\/p>\n\n\n\nVaihe 3 - Piirr\u00e4 jalanj\u00e4ljet (komponenttipaketit).<\/h2>\n\n\n\n
https:\/\/www.xilinx.com\/support\/package-pinout-files\/zynq7000-pkgs.html<\/a><\/p>\n\n\n\nVaihe 4 - Luo projekti, sivut ja paikan osat.<\/h2>\n\n\n\n
Vaihe 5 - Johdota kaavio (kytke osat)<\/h2>\n\n\n\n
Vaihe 6 - Vie \/ tuo verkkolista<\/h2>\n\n\n\n
Vaihe 7 - Piirr\u00e4 PCB-jalanj\u00e4ljet<\/h2>\n\n\n\n
Vaihe 8 - Aseta PCB:n perusparametrit<\/h2>\n\n\n\n
Vaihe 9 - Piirr\u00e4 laudan \u00e4\u00e4riviivat<\/h2>\n\n\n\n
Vaihe 10 - Aseta osat piirilevylle<\/h2>\n\n\n\n
Vaihe 11 - Aseta l\u00e4pivientien, j\u00e4ljen leveyden ja v\u00e4lysten oletusarvot.<\/h2>\n\n\n\n
Vaihe 12 - Aseta laajennetut s\u00e4\u00e4nn\u00f6t<\/h2>\n\n\n\n
\n
Vaihe 13 - Reitit\u00e4 ja piirr\u00e4 monikulmioiset kaadot (muodot).<\/h2>\n\n\n\n
Vaihe 14 - S\u00e4\u00e4d\u00e4 silkkipaino<\/h2>\n\n\n\n
Vaihe 15 - Poratiedostojen ja Gerbers-tiedostojen (piirustustiedostojen) vienti<\/h2>\n\n\n\n
Vaihe 16 - Anna valmistusparametrit ja prosessihuomautukset.<\/h2>\n\n\n\n