Bo mạch in (PCB) có trở kháng — Tối ưu hóa tính toàn vẹn tín hiệu

Kiểm soát trở kháng PCB là gì?

Kiểm soát trở kháng PCB có nghĩa là kiểm soát trở kháng của các đường dẫn. Trở kháng này còn được gọi là trở kháng được kiểm soát. Trở kháng được kiểm soát là trở kháng đặc trưng của một đường truyền tín hiệu được hình thành bởi các đường dẫn PCB và các mặt phẳng tham chiếu của chúng. Khi tín hiệu tần số cao truyền trên các đường truyền tín hiệu PCB, điều này rất quan trọng. Trở kháng được kiểm soát là yếu tố quan trọng để giải quyết các vấn đề về tính toàn vẹn tín hiệu. Tính toàn vẹn tín hiệu có nghĩa là tín hiệu truyền đi mà không bị biến dạng.

Điện trở mạch được xác định bởi kích thước vật lý của bảng mạch in (PCB) và vật liệu cách điện. Đơn vị đo là ohm (Ω). Các loại đường truyền tín hiệu trên PCB cần kiểm soát điện trở bao gồm: microstrip đơn đầu, stripline đơn đầu, cặp microstrip vi sai, cặp stripline vi sai, microstrip nhúng và coplanar (cả đơn đầu và vi sai).

Các phương pháp thông dụng để điều khiển trở kháng

1. Sử dụng cấu trúc lớp PCB

Nhà thiết kế PCB có thể sử dụng cấu trúc lớp bo mạch để kiểm soát trở kháng. Đặt các lớp tín hiệu khác nhau ở các vị trí khác nhau để kiểm soát điện dung và cảm ứng giữa các lớp. Thông thường, các lớp bên trong sử dụng các lựa chọn trở kháng cao hơn và các lớp bên ngoài sử dụng các lựa chọn trở kháng thấp hơn để giảm phản xạ và nhiễu chéo.

2. Sử dụng các đường tín hiệu vi sai

Cặp tín hiệu vi sai cung cấp khả năng loại bỏ nhiễu tốt hơn và giảm nguy cơ nhiễu chéo. Cặp tín hiệu vi sai là hai dây dẫn song song. Điện áp của chúng có độ lớn bằng nhau và cực tính ngược nhau. Cặp tín hiệu vi sai cung cấp độ toàn vẹn tín hiệu tốt hơn và khả năng chống nhiễu cao hơn. Điện trở của cặp tín hiệu vi sai được kiểm soát bởi khoảng cách, chiều rộng đường dẫn và bố trí mặt đất.

3. Kiểm soát hình dạng đường dẫn

Độ rộng đường dẫn, khoảng cách và hình dạng bố trí cũng có thể ảnh hưởng đến trở kháng. Đối với cấu trúc microstrip thông thường, đường dẫn rộng hơn và khoảng cách lớn hơn sẽ làm giảm trở kháng. Đối với cấu trúc loại coaxial, đường dẫn trong nhỏ hơn và bán kính đường dẫn ngoài lớn hơn sẽ làm tăng trở kháng. Chọn hình dạng đường dẫn dựa trên trở kháng mục tiêu và tần số tín hiệu.

4. Chọn vật liệu PCB

Hằng số điện môi của vật liệu PCB ảnh hưởng đến trở kháng. Lựa chọn vật liệu có tính chất điện môi ổn định là một phần của việc kiểm soát trở kháng. Đối với ứng dụng tần số cao và tốc độ cao, các vật liệu phổ biến bao gồm FR4 (sợi thủy tinh-epoxy), PTFE (Teflon) và laminate RF.

5. Sử dụng các công cụ mô phỏng và thiết kế

Trước khi hoàn thiện bố trí mạch in (PCB), hãy sử dụng các công cụ mô phỏng và thiết kế để kiểm tra và tối ưu hóa trở kháng. Các công cụ này mô phỏng hành vi mạch, tổn thất tín hiệu và tương tác điện từ. Chúng giúp xác định các thông số tối ưu cho bảng mạch. Các công cụ phổ biến bao gồm CST Studio Suite, HyperLynx và ADS.

Ảnh hưởng của quá trình sản xuất PCB đối với trở kháng

Độ rộng đường vết

Độ rộng đường dẫn trực tiếp ảnh hưởng đến trở kháng và tổn hao của đường truyền. Hầu hết các kỹ sư giỏi đều cung cấp cho nhà sản xuất PCB một dung sai chiều rộng đường dẫn trong các tệp Gerber. Ví dụ, nếu chiều rộng đường dẫn được thiết kế là 6,2 mil và trở kháng của nó là 50 ohm, sự không ổn định trong quá trình sản xuất làm thay đổi chiều rộng đường dẫn sẽ làm thay đổi trở kháng. Dựa trên kinh nghiệm với nhiều nhà máy, chiều rộng đường dẫn có thể dao động khoảng 10%. Chúng ta có thể mô hình hóa sự thay đổi chiều rộng đường dẫn như một phân phối Gaussian với độ lệch chuẩn là 10%.

Độ dày của lá đồng / đồng mạ

Trong các sản phẩm PCB, độ dày đồng có hai phần: độ dày đồng cơ bản và độ dày đồng mạ. Độ dày đồng cơ bản tương đối đồng đều, nhưng độ đồng đều của đồng mạ phụ thuộc vào quy trình sản xuất của nhà máy. Độ dày đồng mạ có thể thay đổi đáng kể giữa các nhà máy. Độ dày đồng mạ khác nhau sẽ ảnh hưởng đến trở kháng và tổn hao của đường dẫn. Trở kháng có thể dao động trong một phạm vi nhỏ, ví dụ từ 49,5 đến 51 ohm. So với chiều rộng đường dẫn, độ dày đồng có ảnh hưởng nhỏ hơn đến trở kháng.

Độ dày điện môi

Trong quá trình sản xuất PCB, sự thay đổi độ dày lớp cách điện xuất phát từ sự biến động của nguyên liệu thô, áp lực ép lớp và lượng keo lấp đầy. Nếu độ dày lớp cách điện thay đổi, trở kháng và tổn hao cũng sẽ thay đổi. Trong trường hợp nghiêm trọng, các đường truyền tín hiệu có thể gặp tổn hao lớn. Trở kháng có thể dao động từ khoảng 44 ohm đến 54 ohm. Phạm vi dao động có thể lên đến 10 ohm.

Yếu tố ăn mòn

Dây dẫn có độ dày hữu hạn. Sau khi ăn mòn, các đường dẫn không phải là hình chữ nhật hoàn hảo. Chúng trông giống hình thang hơn. Góc của hình thang thay đổi theo độ dày của đồng (bao gồm cả lớp mạ). Khi đồng mỏng, góc của thành bên tiến gần đến 90°. Kích thước góc ảnh hưởng đến trở kháng. Ví dụ, khi góc cạnh bên là 70°, trở kháng khoảng 50 ohm. Khi góc là 90°, trở kháng khoảng 48,37 ohm.

Các thử nghiệm trên chỉ thay đổi một yếu tố tại một thời điểm. Trong sản xuất thực tế, nhiều biến số thay đổi cùng lúc. Điện trở có thể dao động từ khoảng 40 ohm đến 56 ohm. Điều này vượt xa yêu cầu tiêu chuẩn thông thường như 50Ω ±10%. Trong quá trình sản xuất, nhiều thông số gây ra sự thay đổi điện trở. Đối với các sản phẩm tốc độ cao hoặc cao cấp, thiết kế PCB và quy trình sản xuất phải kiểm soát nghiêm ngặt mọi vật liệu và bước thực hiện. Nếu không, sản phẩm có thể gặp phải các vấn đề không mong muốn.

Điện trở và điện trở đặc trưng

1. Kháng cự

Khi dòng điện xoay chiều (AC) chạy qua một vật dẫn, sự cản trở mà nó gặp phải được gọi là trở kháng (Impedance). Ký hiệu là Z. Đơn vị vẫn là ohm (Ω). Sự cản trở này khác với trở kháng của dòng điện một chiều (DC). Trong AC, ngoài trở kháng (R), còn có trở kháng cảm ứng (XL) và trở kháng tụ điện (XC).

Để phân biệt với điện trở DC, ta gọi điện trở AC là trở kháng (Z).

Công thức:

2. Điện trở (Z)

Với mức độ tích hợp IC cao hơn và tần số tín hiệu cùng tốc độ cao hơn, tín hiệu trên các đường dẫn PCB có thể bị ảnh hưởng bởi chính đường dẫn PCB đó. Khi tần số tín hiệu đạt đến giới hạn, đường dẫn PCB gây ra sự biến dạng nghiêm trọng hoặc mất mát tín hiệu. Điều này cho thấy các đường dẫn PCB không chỉ truyền dòng điện mà còn truyền năng lượng dưới dạng xung hoặc tín hiệu sóng vuông.

3. Điều khiển trở kháng đặc trưng (Z0)

Điện trở đặc trưng là điện trở mà tín hiệu gặp phải khi truyền đi. Ký hiệu là Z0.

Vì vậy, việc chỉ sửa chữa các lỗi “mở”, “ngắn mạch” và kết nối là chưa đủ. Đối với các đường truyền tốc độ cao và tần số cao, tiêu chuẩn chất lượng phải nghiêm ngặt hơn. Việc vượt qua bài kiểm tra mở/ngắn mạch hoặc có các khuyết tật nhỏ là chưa đủ. Bạn phải đo Z0 và đảm bảo nó nằm trong giới hạn dung sai. Nếu không, bảng mạch phải bị loại bỏ. Không được sửa chữa lại.

Truyền dẫn tín hiệu và đường truyền

1. Định nghĩa về đường truyền tín hiệu

1. Theo lý thuyết điện từ, bước sóng ngắn hơn (λ) tương ứng với tần số cao hơn (f). Tích của chúng bằng tốc độ ánh sáng. Đó là:

2. Bất kỳ thiết bị nào cũng có thể có tần số tín hiệu cao. Sau khi tín hiệu đi qua đường dẫn trên bảng mạch in (PCB), tín hiệu có thể bị chậm lại hoặc bị trễ.

Vậy, chiều dài đường dẫn ngắn hơn là tốt hơn.

3. Tăng mật độ dây dẫn hoặc giảm kích thước dây có thể giúp cải thiện tình hình. Tuy nhiên, khi tần số của linh kiện tăng cao hoặc chu kỳ xung ngắn lại, chiều dài đường dẫn có thể tiệm cận với một phần của bước sóng tín hiệu. Lúc đó, đường dẫn sẽ xuất hiện méo dạng rõ rệt.

4. Điều 3.4.4 của IPC-2141 quy định: Khi chiều dài đường dẫn tín hiệu tiếp cận 1/7 bước sóng tín hiệu, đường dẫn đó được coi là đường truyền tín hiệu.

5. Ví dụ:

Một thiết bị có tần số tín hiệu f = 10 MHz. Chiều dài đường dẫn PCB là 50 cm. Có cần kiểm soát trở kháng đặc trưng không?

Tính toán:

Vì 1/60 nhỏ hơn nhiều so với 1/7, đường dẫn này là dây dẫn thông thường và không cần kiểm soát trở kháng đặc trưng.

Các phương trình Maxwell cho biết: Tốc độ truyền VS của một sóng sin trong môi trường liên quan đến tốc độ ánh sáng C và hằng số điện môi εr như sau:

Khi εr = 1, tốc độ tín hiệu bằng tốc độ ánh sáng = 3 × 10^10 cm/s.

2. Tốc độ truyền dẫn và hằng số điện môi

Tốc độ tín hiệu ở tần số 30 MHz cho các vật liệu khác nhau:

Bảng cho thấy: khi εr tăng, tốc độ tín hiệu trong vật liệu giảm. Để đạt được tốc độ tín hiệu cao hơn, hãy chọn vật liệu có trở kháng đặc trưng cao hơn. Để đạt được Z0 cao hơn, hãy chọn vật liệu có εr thấp hơn. PTFE có εr nhỏ nhất, do đó nó cung cấp tốc độ nhanh nhất.

Bo mạch FR4 sử dụng nhựa epoxy kết hợp với sợi thủy tinh E-glass. Hằng số điện môi (εr) của nó khoảng 4.7. Tốc độ truyền tín hiệu là 138 m/μs. Việc thay đổi hệ thống nhựa có thể làm thay đổi hằng số điện môi (εr).

Lý do cần kiểm soát trở kháng đặc trưng

Lý do 1

Khi thiết bị điện tử (máy tính, thiết bị truyền thông) hoạt động, bộ điều khiển gửi tín hiệu đến bộ thu qua các đường dẫn trên bảng mạch in (PCB). Điện trở đặc trưng Z0 của đường dẫn phải tương thích với điện trở điện tử của bộ điều khiển và bộ thu. Nếu tương thích, năng lượng tín hiệu sẽ được truyền tải hoàn toàn.

Lý do 2

Nếu chất lượng PCB kém và Z0 nằm ngoài giới hạn cho phép, tín hiệu có thể bị phản xạ, tiêu tán, suy giảm hoặc trễ. Trong trường hợp nghiêm trọng, tín hiệu có thể bị sai lệch và thiết bị có thể bị hỏng.

Lý do 3

Việc lựa chọn vật liệu nghiêm ngặt và kiểm soát quy trình sản xuất là cần thiết để bảng mạch đa lớp Z0 đáp ứng các yêu cầu kỹ thuật của khách hàng. Các linh kiện có trở kháng điện tử cao thường yêu cầu bảng mạch in (PCB) có Z0 cao hơn để tương thích. Một bảng mạch đa lớp có Z0 chính xác là sản phẩm đạt tiêu chuẩn cho ứng dụng tốc độ cao hoặc tần số cao.

Mối quan hệ giữa Z0 với vật liệu và quy trình

Công thức tính trở kháng đặc trưng Z0 của dải vi sóng:

Nơi:

• εr — hằng số điện môi

• H — Độ dày điện môi

• W — chiều rộng đường vết

• T — Độ dày của đường vết

Giảm εr giúp dễ dàng nâng Z0 để phù hợp với các thành phần tốc độ cao.

1. Z0 và εr

Z0 có mối quan hệ nghịch đảo với εr. Z0 tăng khi H tăng. Đối với các đường truyền tần số cao có yêu cầu nghiêm ngặt về Z0, độ dung sai độ dày của vật liệu điện môi phải được kiểm soát nghiêm ngặt. Thông thường, sự thay đổi độ dày của vật liệu điện môi không được vượt quá 10%.

2. Ảnh hưởng của độ dày điện môi

Với mật độ đường dẫn cao hơn, kích thước H lớn hơn dẫn đến nhiễu điện từ nhiều hơn. Đối với các đường dẫn kỹ thuật số tần số cao và tốc độ cao, khi mật độ dây dẫn tăng lên, cần giảm độ dày lớp cách điện để giảm nhiễu điện từ (EMI) và nhiễu chéo (crosstalk), hoặc sử dụng vật liệu có hằng số điện môi (εr) thấp hơn.

Từ công thức, độ dày đồng T là một yếu tố quan trọng. Độ dày T lớn hơn làm giảm Z0, nhưng sự thay đổi là nhỏ.

3. Ảnh hưởng của độ dày đồng

Đồng mỏng hơn cho giá trị Z0 cao hơn, nhưng tác động của nó đối với Z0 là nhỏ. Sử dụng đồng mỏng giúp tạo ra các đường dẫn mỏng hơn và điều này giúp kiểm soát Z0 hiệu quả hơn so với chỉ dựa vào độ dày của đồng.

Từ công thức:

Khi W (độ rộng vết) giảm, Z0 tăng. Việc thay đổi độ rộng có tác động lớn hơn đến Z0 so với việc thay đổi độ dày.

4. Ảnh hưởng của độ rộng đường vạch

Z0 tăng đột ngột khi chiều rộng W thu hẹp. Để kiểm soát Z0, cần kiểm soát chặt chẽ chiều rộng đường dẫn. Hiện nay, hầu hết các đường dẫn kỹ thuật số tần số cao và tốc độ cao có chiều rộng khoảng 0,10 mm hoặc 0,13 mm. Truyền thống, dung sai chiều rộng là ±20%. Đối với các đường dẫn không phải đường truyền (chiều dài đường dẫn << bước sóng tín hiệu / 7), ±20% có thể chấp nhận được. Tuy nhiên, đối với các đường dẫn được kiểm soát Z0, sai số chiều rộng ±20% không đáp ứng yêu cầu. Lúc đó, sai số Z0 thường vượt quá ±10%.

Ví dụ:

Một dải vi mạch PCB có chiều rộng 100 μm, độ dày 20 μm và độ dày lớp cách điện 100 μm. Giả sử độ dày đồng là đồng nhất. Nếu chiều rộng thay đổi ±20%, liệu Z0 có thể đáp ứng ±10% không?

Theo công thức:

Hãy đặt W0 = 100 μm, W1 = 80 μm, W2 = 120 μm, T = 20 μm, H = 100 μm. Khi đó Z01 / Z02 = 1.20. Vậy Z0 chỉ đạt ±10%, không nằm trong khoảng ±10%. Để Z0 nằm trong khoảng ±10%, độ biến thiên chiều rộng phải nhỏ hơn nhiều so với ±20%. Để Z0 ≤ ±5%, độ dung sai chiều rộng phải ≤ ±10%.

Điều này giải thích tại sao một số bảng mạch in PTFE và một số bảng mạch in FR4 yêu cầu dung sai chiều rộng ±0.02 mm. Lý do là để kiểm soát Z0.

Kiểm soát quá trình cho trở kháng đặc trưng

1. Kiểm soát và kiểm tra quá trình sản xuất phim
   Giữ nhiệt độ và độ ẩm ổn định (21±2°C, 55±5%), duy trì phòng sạch và thực hiện bù trừ quá trình.

2. Thiết kế bảng điều khiển
   Các cạnh của tấm panel không nên quá hẹp. Đảm bảo lớp mạ đồng đều. Sử dụng cực âm giả trong quá trình mạ điện để phân phối dòng điện. Thêm một mẫu thử trên cạnh tấm panel để kiểm tra Z0.

3. Gravure
   Điều chỉnh các thông số quá trình để giảm hiện tượng cắt sâu. Thực hiện kiểm tra lần đầu. Giảm lượng đồng dư, mảnh vụn đồng và phế liệu đồng. Kiểm tra độ rộng đường dẫn và đảm bảo nó nằm trong phạm vi yêu cầu (±10% hoặc ±0,02 mm).

4. Kiểm tra AOI
   Đối với các lớp bên trong, hãy kiểm tra các khe hở và phần nhô ra. Đối với tín hiệu tốc độ cao 2 GHz, ngay cả một khe hở 0,05 mm cũng có thể gây hỏng bo mạch. Kiểm soát chiều rộng và các khuyết tật của lớp bên trong là yếu tố quan trọng.

5. Laminate
   Sử dụng công nghệ ép chân không để giảm áp suất và hạn chế dòng chảy của nhựa. Giữ lại nhiều nhựa hơn vì nhựa ảnh hưởng đến εr. Lượng nhựa nhiều hơn thường làm giảm εr. Kiểm soát độ dung sai độ dày của lớp ép. Nếu độ dày của bảng hoàn thiện không đều, độ dày của lớp cách điện sẽ thay đổi và ảnh hưởng đến Z0.

6. Chọn vật liệu nền tốt
   Tuân thủ nghiêm ngặt mô hình vật liệu của khách hàng. Mô hình sai sẽ dẫn đến giá trị εr sai và độ dày sai. Một quy trình hoàn chỉnh sử dụng vật liệu sai vẫn sẽ cho ra sản phẩm hỏng vì Z0 phụ thuộc mạnh mẽ vào εr.

7. Lớp phủ hàn (coverlay)
   Lớp phủ hàn trên bề mặt bảng mạch có thể làm giảm Z0 từ 1–3 Ω. Về mặt lý thuyết, độ dày của lớp phủ hàn không nên quá dày. Trên thực tế, tác động này không quá lớn. Trước khi có lớp phủ hàn, bề mặt dẫn điện tiếp xúc với không khí (εr = 1) nên giá trị Z0 đo được cao hơn. Sau khi có lớp phủ hàn, Z0 giảm 1–3 Ω vì εr của lớp phủ hàn khoảng 4.0.

8. Khả năng hấp thụ độ ẩm
   Tránh hấp thụ độ ẩm trong các tấm gỗ nhiều lớp đã hoàn thiện. Nước có εr ≈ 75. Độ ẩm gây ra sự sụt giảm lớn của Z0 và gây mất ổn định.

Tóm tắt

Đối với các đường truyền trên bảng mạch đa lớp, các khoảng điều khiển Z0 thông dụng là:

• 50 Ω ±10%

• 75 Ω ±10%

• 28 Ω ±10%

Để kiểm soát sự biến động, hãy xem xét bốn yếu tố chính sau:

1. Độ rộng đường vết W

2. Độ dày đường vết T

3. Độ dày điện môi H

4. Hằng số điện môi εr

Yếu tố ảnh hưởng lớn nhất là độ dày điện môi H. Tiếp theo là hằng số điện môi εr. Sau đó là chiều rộng đường dẫn W. Yếu tố nhỏ nhất là độ dày đường dẫn T. Sau khi chọn vật liệu nền, sự thay đổi của εr là nhỏ. H có thể được kiểm soát nhưng vẫn có sự biến đổi. T dễ kiểm soát hơn. Kiểm soát chiều rộng đường dẫn W trong phạm vi ±10% là khó khăn. Các vấn đề về đường dẫn như lỗ nhỏ, khe hở và vết lõm cũng quan trọng. Theo nhiều cách, phương pháp hiệu quả và quan trọng nhất để kiểm soát Z0 là kiểm soát và điều chỉnh độ rộng đường dẫn một cách chính xác.