Bảng mạch in tần số cao là gì?

A Bảng mạch in tần số cao là một loại bảng mạch in (PCB) đặc biệt được sử dụng cho các tín hiệu tần số điện từ cao. Các bảng mạch này được thiết kế cho tần số vô tuyến trên khoảng 300 MHz (bước sóng < 1 m) và tần số vi sóng trên khoảng 3 GHz (bước sóng < 0,1 m). Chúng được sản xuất trên nền vật liệu laminate phủ đồng dành cho vi sóng. Quá trình sản xuất có thể áp dụng một số công đoạn tiêu chuẩn của PCB cứng hoặc sử dụng các phương pháp đặc biệt dành riêng cho các vật liệu này.

Với sự phát triển nhanh chóng của công nghệ, ngày càng có nhiều thiết bị hoạt động trong dải tần số vi sóng (>1 GHz) và thậm chí trong dải tần số sóng milimet (>30 GHz). Điều này đồng nghĩa với việc tần số ngày càng cao và nhu cầu về vật liệu cũng tăng lên. Vật liệu nền phải có tính chất điện rất tốt và độ ổn định hóa học cao. Khi tần số tín hiệu tăng lên, tổn thất vật liệu phải được duy trì ở mức rất thấp. Với sự ra đời của 5G, vật liệu tần số cao đã trở nên quan trọng hơn bao giờ hết.

Ưu điểm của bảng mạch in tần số cao

1. Hiệu suất cao
Các vật liệu có hằng số điện môi thấp giúp giảm tổn thất. Công nghệ gia nhiệt cảm ứng hiện đại và các phương pháp khác có thể tác động chính xác vào mục tiêu đồng thời duy trì hiệu suất cao. Những tấm mạch này còn góp phần giảm thiểu chất thải và phù hợp với các mục tiêu bảo vệ môi trường.

2. Tốc độ cao
Tốc độ tín hiệu tỷ lệ nghịch với căn bậc hai của hằng số điện môi. Hằng số điện môi càng thấp thì tốc độ truyền dẫn càng cao. Các vật liệu đặc biệt giúp duy trì hằng số điện môi ở mức thấp và ổn định. Điều này góp phần cải thiện quá trình truyền tín hiệu.

3. Kiểm soát tốt quá trình gia nhiệt hoặc chế biến
Bảng mạch tần số cao được sử dụng trong nhiều lĩnh vực đòi hỏi phải gia nhiệt chính xác các bộ phận kim loại. Bạn có thể điều chỉnh độ sâu hoặc vị trí gia nhiệt. Bạn có thể tập trung gia nhiệt bề mặt hoặc gia nhiệt sâu. Bạn có thể gia nhiệt theo kiểu tập trung hoặc lan tỏa. Bảng mạch này cho phép điều khiển chính xác.

4. Độ bền cao
Hằng số điện môi và vật liệu điện môi phụ thuộc vào môi trường. Ở những khu vực ẩm ướt, độ ẩm có thể gây hư hỏng cho bảng mạch. Các bảng mạch tần số cao được chế tạo từ vật liệu có độ hút ẩm thấp có khả năng chống lại tác động này. Chúng có khả năng chống ăn mòn hóa học, chống ẩm, chịu nhiệt độ cao và có độ bền bóc tách cao. Những đặc tính này giúp chúng hoạt động ổn định trong các môi trường khắc nghiệt.

Các vật liệu PCB phổ biến dùng cho ứng dụng tần số cao và tốc độ cao

(Hãy sử dụng các vật liệu mẫu này làm điểm khởi đầu. Mỗi thiết kế cần lựa chọn vật liệu phù hợp với tần số và bố cục.)

Sự khác biệt giữa bảng mạch tần số cao và bảng mạch HDI

Bảng mạch in tần số cao (PCB) được ứng dụng trong radar, thiết bị đo lường, hệ thống phòng tránh va chạm ô tô, vệ tinh viễn thông, hệ thống không dây và các lĩnh vực khác. Bảng mạch HDI (High Density Interconnect) được sử dụng cho các thiết bị nhỏ gọn có nhiều linh kiện. Trong các sản phẩm có kích thước nhỏ, bảng mạch HDI thường sử dụng bảng mạch hai mặt.

Một bảng mạch tần số cao đòi hỏi mức độ kiểm soát quy trình và độ chính xác rất cao. Thông thường, các nhà thiết kế thường bắt đầu với vật liệu FR-4 (epoxy thủy tinh), nhưng các bảng mạch tần số cao thực sự lại sử dụng các loại vật liệu composite đặc biệt. Bảng mạch phải có hằng số điện môi nhỏ và ổn định, tổn thất điện môi thấp, độ hấp thụ nước thấp, khả năng chịu nhiệt cao và khả năng chống ăn mòn tốt.

Bảng mạch HDI sử dụng các lỗ vi mạch ẩn (micro blind vias) để đạt được mật độ định tuyến cao. Bảng mạch này có hệ thống định tuyến bên trong và bên ngoài được kết nối thông qua quá trình khoan và mạ. HDI được thiết kế dành cho các sản phẩm có kích thước nhỏ gọn. Một số thiết kế HDI sử dụng các mô-đun song song dạng mô-đun và hệ thống điều khiển DSP mạnh mẽ để quản lý các tính năng về nguồn điện và tải.

Các loại / Phân loại bảng mạch tần số cao

Dưới đây là các loại phổ biến và một số lưu ý về quy trình xử lý:

1. Vật liệu nhiệt rắn chứa bột (chứa gốm)

• Vật liệu và nhà cung cấp: Rogers 4350B / 4003C; Arlon 25N / 25FR; dòng Taconic TLG.

• Quy trình gia công: Các bước tương tự như đối với tấm laminate thủy tinh epoxy FR-4. Tuy nhiên, các tấm mạch này dễ vỡ và dễ gãy. Tuổi thọ của mũi khoan và mũi phay giảm khoảng 20%. Cần xử lý cẩn thận.

2. PTFE (polytetrafluoroethylene, Teflon)

• Vật liệu và nhà cung cấp:

  • Rogers: Dòng RO3000, dòng RT, dòng TMM

  • Arlon: Dòng AD/AR, IsoClad, Dòng CuClad

  • Taconic: Dòng RF, dòng TLX, dòng TLY

  • Taixing Microwave: F4B / F4BM / F4BK / TP-2B

• Ghi chú về quy trình xử lý PTFE:

  • Khi cắt tấm nguyên liệu, hãy giữ nguyên lớp màng bảo vệ để tránh trầy xước và vết lõm do máy ép gây ra.

  • Sử dụng mũi khoan mới (khuyến nghị dùng mũi khoan tiêu chuẩn #130). Để đạt kết quả tốt nhất, hãy khoan từng tấm một. Giữ áp lực kẹp ở mức khoảng 40 psi.

  • Sử dụng tấm chắn bằng nhôm và miếng đệm melamine dày 1 mm để giữ PTFE trong quá trình khoan.

  • Sau khi khoan, hãy dùng khí nóng thổi bụi ra khỏi các lỗ.

  • Sử dụng máy khoan ổn định. Đối với các lỗ nhỏ, hãy tăng tốc độ và giảm tải phoi cũng như tốc độ quay trở lại của trục chính.

  • Xử lý bề mặt lỗ: sử dụng plasma nhiệt độ thấp hoặc kích hoạt bằng natri naphthalene giúp quá trình mạ kim loại cho lỗ.

  • Cần chú ý đến quá trình mạ đồng và độ bám dính của lỗ mạ xuyên (PTH).

3. Quá trình lắng đọng đồng bằng phương pháp PTH

• Sau khi thực hiện quá trình ăn mòn vi mô (độ chính xác ~20 microinch), tiến hành khoan lỗ thông qua (PTH). Nếu cần, thực hiện thêm một lần khoan PTH nữa theo yêu cầu của bản vẽ mạch in.

4. Quy trình phủ lớp chống hàn (lớp phủ màu xanh lá cây)

• Xử lý sơ bộ: sử dụng chất tẩy rửa có tính axit/kiềm; tránh chà nhám cơ học.

• Sau khi xử lý sơ bộ, nung bảng mạch (90°C trong 30 phút) và phủ lớp màng khô.

• Nướng theo ba giai đoạn: 80°C, 100°C, 150°C, mỗi giai đoạn 30 phút. Nếu mặt nạ xuất hiện các vết dầu, hãy tháo mặt nạ ra và lặp lại quy trình kích hoạt.

5. Gia công đường dẫn / phay tấm PTFE

• Sử dụng giấy mỏng ở mặt đường mạch PTFE và kẹp chặt bằng tấm lót FR-4 hoặc phenolic trong quá trình gia công mạch.

• Sau khi gia công bằng máy phay, hãy dùng tay mài nhẵn các vết gờ trên mép và kiểm tra kỹ lưỡng. Tránh làm hỏng bề mặt đồng và bảng mạch. Sử dụng giấy lót không chứa lưu huỳnh. Loại bỏ các vết gờ thật kỹ. Quá trình gia công bằng máy phay phải đảm bảo bề mặt mép được hoàn thiện tốt.

Quy trình sản xuất bảng mạch PTFE tần số cao

Dưới đây là ba quy trình phổ biến. Tôi đã trình bày chúng dưới dạng bảng để dễ theo dõi.

Lưu ý: Mỗi công đoạn trong quy trình phải kiểm soát chặt chẽ các vết xước bề mặt và các khuyết tật khác.

Ứng dụng của bảng mạch in tần số cao

Bảng mạch in tần số cao thường được sử dụng trong:

• Bộ khuếch đại công suất và bộ khuếch đại tiếng ồn thấp (LNA)

• Các sản phẩm viễn thông di động và hệ thống chiếu sáng thông minh

• Bộ chia công suất, bộ ghép, bộ lọc kép, bộ lọc và các thiết bị thụ động khác

• Hệ thống phòng tránh va chạm trên ô tô, vệ tinh viễn thông, hệ thống điện thoại di động

• Nói tóm lại, các thiết bị điện tử đang chuyển sang sử dụng tần số cao hơn và các bảng mạch tần số cao cũng đi theo xu hướng này.

Cách thiết kế bảng mạch in tần số cao

Trong thiết kế PCB tần số cao, việc bố trí lớp nguồn là yếu tố then chốt. Thông thường, nguồn được đặt trên một lớp riêng biệt. Điều này giúp mạch điện đi theo đường dẫn có trở kháng thấp nhất. Lớp nguồn phải cung cấp đường dẫn hồi cho tất cả các tín hiệu trên PCB. Điều này giúp giảm diện tích vòng lặp và giảm nhiễu. Các nhà thiết kế mạch tần số thấp thường bỏ qua một số vấn đề về nhiễu này.

Hãy tuân thủ các quy tắc sau đây khi thiết kế PCB tần số cao:

• Giữ cho nguồn điện và đường nối đất ổn định và thống nhất.

• Việc bố trí đường dẫn cẩn thận và kết nối đúng cách sẽ loại bỏ hiện tượng phản xạ.

• Việc bố trí đường dẫn cẩn thận và kết nối đúng cách giúp giảm điện dung và hiện tượng nhiễu chéo được đo lường.

Dưới đây, tôi sẽ trình bày chi tiết về một số chủ đề chính.

(1) Chiều rộng đường truyền

Chiều rộng đường truyền trong thiết kế PCB tần số cao phải tuân theo lý thuyết khớp trở kháng.

Khớp trở kháng
Khi trở kháng đầu vào/đầu ra và trở kháng đường truyền khớp nhau, hệ thống sẽ đạt công suất đầu ra tối đa và độ phản xạ tối thiểu. Đối với các mạch vi sóng, việc khớp trở kháng cũng phải tính đến các điểm phân cực của thiết bị. Các lỗ vias trên đường truyền tín hiệu sẽ làm thay đổi các đặc tính truyền dẫn. Đối với các mạch TTL và CMOS, trở kháng đặc trưng cao nên ảnh hưởng này là không đáng kể. Tuy nhiên, đối với các đường truyền RF có trở kháng thấp 50 Ω, cần phải tính đến các lỗ vias. Thông thường, nên tránh sử dụng các lỗ vias trên các đường truyền này.

(2) Hiện tượng nhiễu chéo giữa các đường truyền song song

Khi hai đường truyền vi dải chạy gần nhau và song song, hiện tượng ghép nối sẽ xảy ra. Hiện tượng này gây ra nhiễu chéo và làm thay đổi trở kháng đặc trưng của đường truyền. Cần chú ý đối với các mạch 50 Ω và 75 Ω. Các nhà thiết kế có thể tận dụng hiện tượng ghép nối cho một số chức năng, chẳng hạn như bộ ghép hướng hoặc đo công suất. Các giá trị ví dụ từ một thiết kế (bộ khuếch đại đầu cuối trạm gốc PCS 1,97 GHz, hằng số điện môi εr = 3,48):

• Đối với bộ ghép hướng 10 dB: S = 5 mil, l = 920 mil, W = 53 mil

• Đối với bộ ghép hướng 20 dB: S = 35 mil, l = 920 mil, W = 62 mil

Để giảm nhiễu chéo, hãy tuân thủ các quy tắc sau:

A. Giữ khoảng cách S giữa các đường song song có tần số cao hoặc tốc độ cao ít nhất bằng một chiều rộng đường.
B. Cắt ngắn chiều dài song song khi có thể.
C. Tránh để các tín hiệu tần số cao có cường độ nhỏ tiếp xúc với các đường dây nguồn và đường dây logic, vì điều này có thể gây ra nhiễu mạnh.

(3) Nối đất thông qua phân tích điện từ

Đối với các chân nối đất của IC hoặc các chân nối đất khác, hãy bố trí các lỗ nối đất gần các chân trong mạch tần số cao. Lý do là: một đường dẫn nối đất ngắn sẽ hoạt động như một trở kháng cảm ứng. Các lỗ nối đất cũng có tính chất cảm ứng. Điều này ảnh hưởng đến chức năng lọc. Đó là lý do tại sao cần bố trí các lỗ nối đất gần các chân. Để giảm tải cảm ứng, hãy sử dụng nhiều lỗ nối đất hơn so với trên các bảng mạch tần số thấp. Điều này giúp tăng khả năng dẫn dòng điện nối đất và giúp duy trì tất cả các điểm ở mức gần 0 V.

(4) Lọc nguồn

Đối với TTL và CMOS, các nhà thiết kế thường lắp đặt tụ điện bypass gần các chân cấp nguồn để giảm nhiễu logic. Tuy nhiên, đối với các mạch tần số cao và vi sóng, biện pháp này là chưa đủ. Tín hiệu tần số cao gây nhiễu tần số cao trên nguồn điện. Sử dụng cuộn cảm và tụ điện nối tiếp. Chọn cuộn cảm dựa trên tần số làm việc. Ví dụ: để lọc nhiễu >1 MHz với C = 0,1 μF, chọn L = 1 μH. Khi thêm điện cảm vào các chân tín hiệu mạch hở của cực thu, hãy cẩn thận. Lúc đó, cuộn cảm sẽ hoạt động như một điện cảm phù hợp.

(5) Che chắn

Sử dụng lớp che chắn để bảo vệ các tín hiệu nhỏ hoặc tần số cao. Điều này giúp giảm nhiễu tín hiệu mạnh và giảm nhiễu điện từ (EMI). Một số hướng dẫn:

A. Trong các thiết kế tín hiệu nhỏ tần số thấp kỹ thuật số/tương tự (<30 MHz), cần tách riêng mặt đất kỹ thuật số và mặt đất tương tự, đồng thời đổ lớp mặt đất trong các khu vực tín hiệu nhỏ. Giữ khoảng cách giữa lớp mặt đất và các đường dẫn lớn hơn chiều rộng của đường dẫn.

B. Trong thiết kế tín hiệu nhỏ kỹ thuật số/tương tự tần số cao, hãy lắp đặt các hộp che chắn hoặc các lỗ nối đất nối liền để cách ly các khu vực.

C. Đối với các mạch công suất cao, tần số cao, hãy tách phần tần số cao thành một mô-đun chức năng riêng biệt và lắp thêm hộp che chắn kim loại để giảm bức xạ. Ví dụ: các mô-đun thu phát sợi quang ở tốc độ 155 M, 622 M hoặc 2 Gb/s.

Một bảng mạch in nhiều lớp dành cho điện thoại di động (ví dụ: Nokia 6110) có thể bố trí các linh kiện ở cả hai mặt và sử dụng các vùng nối đất bên trong như được thể hiện trong hình gốc. (Các tham chiếu hình ảnh được bỏ qua ở đây.)

Ví dụ về việc lựa chọn vật liệu cho ván trượt cao

Dưới đây là một số ví dụ về các bo mạch mà chúng tôi đã thiết kế và kiểm tra:

Hãy lấy những ví dụ này làm tham khảo. Mỗi dự án cần có sự lựa chọn riêng về vật liệu và độ dày.

Yêu cầu đối với vật liệu PCB tần số cao

Các nhà thiết kế nên kiểm tra các đặc tính vật liệu quan trọng sau:

1. Mất mát điện môi (Df, hệ số mất mát) phải rất nhỏ. Mất mát nhỏ đồng nghĩa với việc suy giảm tín hiệu ít hơn.

2. Độ hút nước thấp là điều quan trọng. Việc hấp thụ nước ở mức cao sẽ làm thay đổi hằng số điện môi và hệ số tổn hao.

3. Hằng số điện môi (DK) phải ở mức thấp và ổn định. Giá trị DK càng thấp thì tốc độ tín hiệu càng cao. Sự ổn định của DK cũng góp phần kiểm soát trở kháng.

4. CTE và sự tương thích nhiệt Độ dẫn nhiệt giữa lá đồng và đế phải tương đương nhau. Sự chênh lệch lớn về độ dẫn nhiệt khi nhiệt độ thay đổi có thể dẫn đến hiện tượng bong tróc lá đồng.

Tần số cao thường đồng nghĩa với việc sử dụng các chất nền fluoropolymer như PTFE (còn được gọi là Teflon).

Những lưu ý và cảnh báo trong quá trình sản xuất bảng mạch in tần số cao

1. Việc kiểm soát trở kháng được thực hiện nghiêm ngặt. Dung sai về độ rộng đường kẻ rất chặt chẽ. Dung sai kiểm soát tiêu biểu ~ ±2%.

2. Độ bám dính của PTH trên các vật liệu đặc biệt là thấp. Sử dụng phương pháp làm nhám bề mặt bằng plasma cho các lỗ và bề mặt nhằm tăng độ bám dính cho quá trình mạ và lớp chống hàn.

3. Không được chà nhám bảng mạch trước khi hàn. Điều này làm giảm độ bám dính. Chỉ nên sử dụng dung dịch tẩy xước vi mô hoặc các phương pháp tạo nhám khác.

4. Tấm PTFE thường gây ra các cạnh gồ ghề khi sử dụng các dụng cụ phay tiêu chuẩn. Sử dụng các mũi phay chuyên dụng và tuân thủ các quy trình gia công PTFE.

Kết luận ngắn gọn

Bảng mạch in tần số cao đòi hỏi phải sử dụng vật liệu đặc biệt và kiểm soát quy trình sản xuất một cách cẩn thận. Hãy lựa chọn vật liệu phù hợp với yêu cầu về tần số và nhiệt độ của bạn. Kiểm soát trở kháng và bố trí các lỗ nối đất gần nhau. Sử dụng lớp chắn và bộ lọc nguồn phù hợp. Tuân thủ các bước xử lý đặc biệt đối với PTFE và các loại vật liệu laminate vi sóng khác. Những bước này giúp cải thiện hiệu suất và tỷ lệ thành phẩm trong các mạch tần số cao.