Thiết kế PCB dựa trên sơ đồ mạch điện để hiện thực hóa các chức năng mà nhà thiết kế mạch yêu cầu. Thiết kế mạch in (PCB) là một công việc đòi hỏi nhiều kiến thức chuyên môn và cần phải tích lũy kinh nghiệm trong nhiều năm. Các nhà sản xuất bảng mạch in dưới đây đã tổng hợp một số vấn đề thường gặp trong thiết kế mạch PCB để quý vị tham khảo.
Thứ nhất. Sự chồng chéo của các miếng đệm
- Sự chồng chéo của các điểm hàn (trừ các điểm hàn bề mặt) đồng nghĩa với sự chồng chéo của các lỗ. Trong quá trình khoan, mũi khoan sẽ bị gãy do phải khoan nhiều lần tại cùng một vị trí, dẫn đến hư hỏng các lỗ.
- Hai lỗ trên bảng mạch nhiều lớp chồng lên nhau. Ví dụ, một lỗ là đĩa cách ly còn lỗ kia là điểm nối (điểm nối hình hoa), do đó sau khi in mạch, điểm nối này sẽ xuất hiện dưới dạng đĩa cách ly, dẫn đến sản phẩm bị lỗi.
Thứ hai. Việc lạm dụng lớp đồ họa
- Một số kết nối không cần thiết đã được thực hiện trên một số lớp đồ họa. Ban đầu, đây là một bảng mạch bốn lớp nhưng lại được thiết kế với hơn năm lớp dây dẫn, dẫn đến những hiểu lầm.
- Giảm bớt rắc rối trong quá trình thiết kế. Lấy phần mềm Protel làm ví dụ: hãy vẽ các đường trên từng lớp cùng với lớp Board, và sử dụng lớp Board để đánh dấu các đường này. Bằng cách này, khi xuất dữ liệu bản vẽ, do lớp Board không được chọn nên sẽ bị loại bỏ. Các đường kết nối sẽ không bị đứt hoặc gây ngắn mạch do việc chọn đường đánh dấu của lớp Board, nhờ đó tính toàn vẹn và độ rõ ràng của lớp đồ họa được duy trì trong suốt quá trình thiết kế.
- Việc vi phạm các quy tắc thiết kế thông thường, chẳng hạn như thiết kế bề mặt chi tiết ở lớp dưới và thiết kế bề mặt hàn ở lớp trên, gây ra những bất tiện.
Thứ ba. Việc sắp xếp ngẫu nhiên các ký tự
- Điểm hàn SMD trên miếng che ký tự gây ra những bất tiện cho việc kiểm tra tính liên tục của bảng mạch in và quá trình hàn các linh kiện.
- Kích thước ký tự quá nhỏ sẽ gây khó khăn trong quá trình in lụa, còn nếu quá lớn thì các ký tự sẽ chồng chéo lên nhau và khó phân biệt.
Thứ tư. Cài đặt khẩu độ miếng đệm một mặt
- Các tấm mạch đơn mặt thường không được khoan lỗ. Nếu cần đánh dấu vị trí khoan, đường kính lỗ nên được thiết kế là 0. Nếu thiết kế với giá trị số, thì khi dữ liệu khoan được tạo ra, tọa độ của lỗ sẽ xuất hiện tại vị trí đó và sẽ gây ra sự cố.
- Các miếng đệm một mặt cần được đánh dấu riêng nếu đã được khoan lỗ.
5. Sử dụng các khối lấp đầy để vẽ các miếng đệm
Các điểm hàn có khối lấp đầy có thể vượt qua kiểm tra DRC trong quá trình thiết kế mạch, nhưng không phù hợp cho quá trình gia công. Do đó, các điểm hàn tương tự không thể tạo trực tiếp dữ liệu lớp chống hàn. Khi lớp chống hàn được phủ lên, khu vực khối lấp đầy sẽ bị lớp chống hàn che phủ, dẫn đến việc hàn linh kiện trở nên khó khăn.
PHILIFAST có đội ngũ kỹ sư PCB chuyên nghiệp, cung cấp các đề xuất kỹ thuật hữu ích để tối ưu hóa thiết kế của bạn.
