Thiết kế mạch FPC — Các vấn đề thường gặp
- Sự chồng chéo giữa các điểm hàn (trừ các điểm hàn SMD) có nghĩa là sự chồng chéo giữa các lỗ.
Khi các lỗ khoan trùng nhau, mũi khoan có thể khoan vào cùng một vị trí nhiều lần. Mũi khoan có thể bị gãy. Lỗ khoan có thể bị hư hỏng. Điều này dẫn đến phế phẩm hoặc phải gia công lại. - Trong các bảng mạch nhiều lớp, hai lỗ có thể chồng lên nhau.
Ví dụ, một lỗ là miếng cách ly. Lỗ còn lại là miếng kết nối có các đường dẫn nhiệt (giảm nhiệt). Sau khi vẽ bản đồ màng, kết quả có thể chỉ hiển thị miếng cách ly. Chi tiết đó có thể bị loại bỏ.
I. Sự chồng chéo của các miếng đệm
- Sự chồng chéo giữa các điểm hàn (trừ các điểm hàn gắn bề mặt) có nghĩa là sự chồng chéo giữa các lỗ.
Trong quá trình khoan, mũi khoan sẽ khoan vào cùng một vị trí nhiều lần. Mũi khoan có thể bị gãy. Lỗ khoan sẽ bị hư hỏng. - Trong các bảng mạch nhiều lớp, hai lỗ có thể chồng lên nhau.
Ví dụ, một lỗ là điểm cách ly. Một lỗ khác là điểm kết nối, chẳng hạn như điểm giải nhiệt. Sau khi màng được sản xuất, hình ảnh có thể hiển thị điểm cách ly. Điều này sẽ dẫn đến việc loại bỏ sản phẩm.
II. Sử dụng sai mục đích các lớp đồ họa
- Một số lớp đồ họa có các đường vẽ thừa. Một bảng mạch bốn lớp có thể được vẽ với các đường giống như một bảng mạch năm lớp. Điều này gây ra sự nhầm lẫn.
- Để tiết kiệm thời gian, một số nhà thiết kế sử dụng lớp Board trong Protel để vẽ các đường trên nhiều lớp. Họ cũng vẽ các đường chú thích trên lớp Board. Khi tạo dữ liệu photoplot, họ có thể không chọn lớp Board. Khi đó, một số đường mạch sẽ bị mất và mạch điện sẽ bị hở. Hoặc họ có thể chọn các chú thích trên lớp Board và gây ra hiện tượng chập mạch. Vì vậy, hãy đảm bảo các lớp đồ họa luôn đầy đủ và rõ ràng khi thiết kế.
- Hãy phá vỡ quy trình thông thường. Ví dụ: đặt mặt linh kiện ở lớp dưới cùng và mặt hàn ở lớp trên cùng. Điều này khiến việc lắp ráp và hàn trở nên khó khăn.
III. Đặt ngẫu nhiên văn bản in lụa
- Chữ in có thể che lấp các miếng đệm hoặc các điểm hàn SMD. Điều này gây khó khăn cho việc kiểm tra điện và hàn linh kiện.
- Nếu chữ quá nhỏ thì việc in lụa sẽ khó thực hiện. Nếu chữ quá to thì các chữ cái sẽ chồng chéo lên nhau và khó đọc.
IV. Cài đặt kích thước lỗ cho miếng đệm một mặt
- Miếng đệm một mặt thường không cần lỗ. Nếu cần lỗ, hãy đánh dấu rõ ràng. Kích thước lỗ nên được đặt thành 0 nếu không cần thiết. Nếu đặt một giá trị số, dữ liệu khoan sẽ bao gồm tọa độ lỗ đó và gây ra sự cố.
- Nếu miếng đệm một mặt cần có lỗ, hãy đánh dấu riêng cho nó.
V. Sử dụng các vùng tô màu để vẽ các điểm tiếp xúc
- Nếu bạn vẽ các điểm tiếp xúc có vùng được tô đầy, thiết kế có thể vượt qua kiểm tra DRC. Tuy nhiên, quy trình sản xuất không thể sử dụng các điểm tiếp xúc như vậy. Những điểm tiếp xúc giả này không thể tạo ra dữ liệu lớp che hàn chính xác. Trong quá trình phủ lớp che hàn, vùng được tô đầy sẽ bị lớp che hàn che phủ. Điều này khiến việc hàn linh kiện trở nên khó khăn.
VI. Các khu vực nguồn hoặc đất vừa là miếng tản nhiệt vừa là đường dẫn
- Nếu khu vực nguồn hoặc khu vực nối đất được vẽ dưới dạng các vùng tản nhiệt, hình ảnh trên bảng mạch thực tế sẽ ngược lại so với thiết kế. Tất cả các đường dẫn đều là đường dẫn cách ly. Các nhà thiết kế cần phải nắm rõ điều này.
- Khi vẽ nhiều nhóm cách ly nguồn hoặc đất, hãy cẩn thận. Đừng để lại khoảng trống khiến hai nhóm nguồn bị chập mạch. Đừng che khuất khu vực cần kết nối và chia cắt vùng nguồn.
VII. Định nghĩa chưa rõ ràng về cấu trúc chế tạo và thứ tự các lớp
- Nếu bảng mạch một mặt chỉ được thiết kế trên lớp trên cùng và không có chú thích nào được thêm vào, thì sẽ không rõ mặt nào là mặt trước hay mặt sau. Bảng mạch sau khi hoàn thiện có thể khó hàn sau khi các linh kiện đã được lắp đặt.
- Ví dụ, một bảng mạch bốn lớp có thể được thiết kế theo thứ tự TOP, MID1, MID2, BOTTOM. Nếu nhà sản xuất không xếp các lớp theo đúng thứ tự này, sẽ xảy ra sự cố. Do đó, hãy ghi chú rõ ràng về thứ tự các lớp.
VIII. Có quá nhiều vùng tô màu hoặc các vùng tô màu được tô bằng những đường rất mảnh
- Dữ liệu Photoplot có thể không đầy đủ và có thể bị mất.
- Các vùng tô màu trong bản vẽ ảnh được thể hiện dưới dạng nhiều đường thẳng. Điều này tạo ra một tập dữ liệu rất lớn. Khối lượng dữ liệu khổng lồ khiến việc xử lý dữ liệu trở nên khó khăn.
IX. Các điểm hàn SMD quá ngắn
- Điều này ảnh hưởng đến thử nghiệm tính liên tục điện. Đối với các mạch có mật độ rất cao SMD Trên các linh kiện, khoảng cách giữa các điểm tiếp xúc rất hẹp và chiều rộng của điểm tiếp xúc rất mỏng. Các chân kiểm tra phải được bố trí xen kẽ theo chiều dọc hoặc chiều ngang. Nếu điểm tiếp xúc quá ngắn, các chân kiểm tra có thể không khớp được. Điều này khiến việc kiểm tra trở nên khó khăn ngay cả khi linh kiện có thể được lắp đặt.
X. Lưới dùng cho các khu vực đồng có diện tích lớn có khoảng cách giữa các mắt lưới quá nhỏ
- Đối với một mạng lưới đồng có kích thước lớn, khoảng cách giữa các đường dẫn có thể quá nhỏ (dưới 0,3 mm). Trong quá trình sản xuất bảng mạch, sau khi tráng phim, nhiều mảnh phim nhỏ có thể bám dính trên bảng mạch. Điều này có thể gây ra hiện tượng đứt mạch.
XI. Khu vực đồng có diện tích lớn nằm quá gần đường viền bo mạch
- Các vùng đồng có diện tích lớn phải cách viền bo mạch ít nhất 0,2 mm. Nếu quá trình định tuyến hoặc phay cắt vào vùng đồng, lớp đồng có thể bị bong lên. Điều này có thể khiến lớp phủ chống hàn bị bong tróc.
XII. Thiết kế bố cục bảng mạch không rõ ràng
- Một số khách hàng vẽ đường viền bảng mạch trên lớp Keep, lớp Board và lớp Top overlay, nhưng các đường viền này không khớp nhau. Điều này khiến nhà sản xuất PCB khó xác định nên sử dụng đường viền nào.
XIII. Thiết kế đồ họa thiếu đồng đều
- Trong quá trình mạ điện, các hoa văn không đều sẽ dẫn đến lớp mạ không đều. Điều này ảnh hưởng đến chất lượng.
XIV. Khi lượng đồng đổ vào lớn, hãy sử dụng lưới để tránh hiện tượng rỗng trên mạch in (SMT)
- Khi diện tích đổ đồng lớn, hãy sử dụng mẫu lưới. Điều này giúp giảm nguy cơ hình thành bọt khí hoặc bong tróc trong quá trình hàn lại SMT.
Các khuyết tật trên bề mặt bảng mạch FPC và các giải pháp
Dưới đây tôi liệt kê các khuyết tật bề mặt thường gặp trên Bảng mạch dẻo FPC và nêu rõ nguyên nhân cũng như cách khắc phục.
1. Xuất hiện bọt khí giữa các rãnh hoặc trên một rãnh sau khi tráng phim
Nguyên nhân chính: Các bọt khí xuất hiện giữa các đường mạch hoặc trên một đường mạch thường xảy ra khi khoảng cách giữa các đường mạch quá hẹp và chiều cao đường mạch quá cao. Trong quá trình in lưới, lớp phủ chống hàn không thể tiếp xúc với vật liệu nền ở giữa các đường mạch cao. Không khí hoặc hơi ẩm bị kẹt lại giữa lớp phủ chống hàn và vật liệu nền. Trong quá trình đóng rắn và chiếu sáng, khí bị kẹt lại sẽ giãn nở và tạo thành bọt khí. Đối với một đường dẫn đơn lẻ, đường dẫn quá cao. Khi lưỡi gạt chạm vào đường dẫn ở một góc lớn hơn, lớp phủ hàn không thể tiếp cận được gốc đường dẫn. Khí bị kẹt lại giữa gốc đường dẫn và lớp phủ hàn. Nhiệt làm hình thành bong bóng.
Cách khắc phục: Kiểm tra trong quá trình in lụa. Đảm bảo lớp phủ chống hàn bao phủ hoàn toàn mặt đáy và các cạnh của đường mạch. Kiểm soát chặt chẽ dòng điện mạ trong quá trình mạ điện.
2. Lớp phủ chống hàn trong các lỗ và các khuyết tật dạng lỗ kim nhỏ trên bản mạch
Nguyên nhân chính: Khi quá trình in lụa không được thực hiện đúng thời gian, mực thừa sẽ tích tụ trên lưới in. Dưới áp lực của dao gạt, mực thừa có thể bị ép vào các lỗ trên lưới. Mật độ mắt lưới thấp cũng khiến mực lọt vào các lỗ. Bụi bẩn trên khuôn quang học khiến các vùng đáng lẽ phải được phơi sáng lại không được phơi sáng. Điều này dẫn đến việc xuất hiện các lỗ nhỏ li ti trên bản in trong quá trình phơi sáng.
Cách khắc phục: Hãy in lụa đúng thời điểm và sử dụng khuôn in có mật độ lưới cao hơn. Kiểm tra xem khuôn in có sạch sẽ hay không trong quá trình phơi sáng.
3. Hiện tượng sẫm màu của các đường mạch đồng dưới lớp phủ chống hàn
Nguyên nhân chính: Sau khi lau bảng mạch, nước vẫn chưa khô. Bề mặt bảng mạch bị ướt trước khi in lớp phủ chống hàn. Hoặc ngón tay hoặc bàn tay của người đã chạm vào bảng mạch.
Cách khắc phục: Trong quá trình in lụa, hãy kiểm tra bằng mắt thường xem cả hai bề mặt đồng có bị oxy hóa hay không. Đảm bảo bảng mạch khô ráo và sạch sẽ trước khi in.
4. Bụi bẩn trên bề mặt và bề mặt không bằng phẳng
Nguyên nhân chính: Bụi bẩn xuất phát từ bụi và các sợi lơ lửng trong không khí. Bề mặt không đều xảy ra khi màn hình không được làm sạch, khiến mực thừa còn sót lại trên màn hình và bị ép dính vào bảng mạch.
Cách khắc phục: Giữ phòng sạch sẽ và đảm bảo người vận hành luôn sạch sẽ. Ngăn chặn những người không liên quan vào phòng sạch. Thường xuyên vệ sinh phòng. Trong quá trình in lụa, hãy in lên giấy ngay lập tức để loại bỏ mực thừa trên khuôn in.
5. Lỗi đăng ký và các vết nứt nhỏ
Nguyên nhân chính: Sự lệch vị trí in xảy ra khi bảng mạch không được cố định chắc chắn trong quá trình in lụa. Mực còn sót lại trên khuôn in không được làm sạch kịp thời và bị ép lên bảng mạch theo một mẫu nhất định, dẫn đến việc xuất hiện các chấm nhỏ gần các điểm tiếp xúc. Các vết nứt nhỏ xuất hiện khi độ phơi sáng quá yếu. Lượng ánh sáng hoặc thời gian phơi sáng không đủ, dẫn đến việc hình thành các vết nứt nhỏ.
Cách khắc phục: Sử dụng các chốt định vị để cố định tấm bản. Loại bỏ mực thừa trên màn hình bằng cách thường xuyên in thử lên giấy. Điều chỉnh độ phơi sáng sao cho năng lượng đèn và thời gian phơi sáng đạt được mức phơi sáng phù hợp. Cố gắng duy trì chỉ số phơi sáng trong phạm vi thích hợp để tránh hình thành vết nứt.
6. Sự khác biệt về màu sắc giữa hai mặt và hiện tượng in thiếu (các đốm trắng)
Nguyên nhân chính: Hai mặt có số lần gạt mực khác nhau trong quá trình in. Hoặc mực mới và mực cũ đã bị trộn lẫn. Ví dụ, một mặt sử dụng mực mới đã được khuấy đều, còn mặt kia sử dụng mực cũ để lâu ngày.
Hiện tượng thiếu mực in hoặc “bỏ sót mực in” xảy ra khi dòng điện mạ quá cao. Lớp mạ tạo ra đường in quá cao. Trong quá trình in lụa, chiều cao đường in quá cao khiến lưỡi gạt không thể đưa mực vào hai bên rãnh. Một nguyên nhân khác là lưỡi gạt bị sứt mẻ. Vùng bị sứt mẻ sẽ không đưa mực vào được.
Cách khắc phục: Đảm bảo số lần gạt đều nhau cho cả hai mặt. Không trộn lẫn mực cũ và mực mới. Kiểm soát dòng điện mạ. Kiểm tra lưỡi gạt xem có vết nứt hay không.
Tóm tắt ngắn gọn về các bước kiểm tra chính trong thiết kế và chế tạo mạch in (FPC)
- Kiểm tra độ chồng chéo của miếng đệm và độ chồng chéo của lỗ trước khi thiết lập dữ liệu khoan.
- Hãy sử dụng các lớp một cách rõ ràng và không nên lạm dụng lớp Board để vẽ đường kẻ và chú thích.
- Đặt văn bản in lụa cách xa các điểm tiếp xúc. Sử dụng kích thước chữ dễ đọc.
- Đánh dấu rõ ràng các lỗ đệm một mặt hoặc đặt kích thước lỗ về 0.
- Không nên vẽ các miếng đệm dưới dạng các khối được tô đầy nếu bạn cần lớp phủ hàn đúng tiêu chuẩn.
- Hãy xác định rõ các vùng giảm nhiệt và các vùng đổ đồng. Tránh tình trạng cách ly ngoài ý muốn.
- Lập bản vẽ chi tiết cấu trúc lớp và thứ tự lắp ráp cho nhà thầu thi công.
- Tránh sử dụng quá nhiều vùng tô màu hoặc các đường nét tô màu quá mảnh. Giữ cho kích thước dữ liệu ở mức hợp lý.
- Thiết kế các điểm tiếp xúc SMD đủ dài để đảm bảo khả năng tiếp cận khi kiểm tra bằng đầu dò.
- Đảm bảo khoảng cách giữa các mắt lưới đồng lớn ở mức hợp lý (≥ 0,3 mm giữa các cạnh).
- Giữ khoảng cách tối thiểu 0,2 mm giữa các vùng đồng có diện tích lớn và mép bảng mạch.
- Hãy cung cấp một bản phác thảo bảng mạch rõ ràng. Không đặt nhiều bản phác thảo khác nhau trên các lớp khác nhau.
- Điều chỉnh mật độ mẫu để tránh hiện tượng mạ không đều.
- Sử dụng lưới trong các khu vực đổ đồng diện tích lớn để tránh các vấn đề liên quan đến SMT.
